【正文】 四川師范大學(xué)成都學(xué)院EDA實(shí)訓(xùn)報(bào)告書 基于FPGA的圖像采集系統(tǒng)設(shè)計(jì)前言 隨著科技社會(huì)的發(fā)展,圖像采集系統(tǒng)在日常生活、工業(yè)生產(chǎn)、國家安全等眾多領(lǐng)域得到廣泛的應(yīng)用,具有廣闊的應(yīng)用前景和研究價(jià)值。采用FPGA進(jìn)行設(shè)計(jì)的圖像采集系統(tǒng)有良好的擴(kuò)展性能和相對(duì)穩(wěn)定的硬件結(jié)構(gòu)。主要工作如下: 1)分析圖像采集和圖像處理的原理和特點(diǎn),設(shè)計(jì)硬件電路的原理圖,完成系統(tǒng)PCB板圖的設(shè)計(jì)。 2)針對(duì)FPGA進(jìn)行內(nèi)部功能模塊的劃分,使用Verilog HDL硬件描述語言進(jìn)行設(shè)計(jì)。 3)利用SOPC Builder完成NIOS處理器軟核及其外設(shè)的創(chuàng)建和配置。 4)根據(jù)FPGA內(nèi)部硬件電路的特點(diǎn),選擇適合FPGA的算法,并對(duì)算法進(jìn)行優(yōu)化。 5)在NIOS II IDE環(huán)境下用Verilog HDL語言編寫圖像傳感器控制、圖像采集、SRAM讀寫控制、圖像顯示等程序,實(shí)現(xiàn)完整的圖像采集系統(tǒng)功能。 1課題分析 選題背景（含國內(nèi)外相關(guān)研究綜述及評(píng)價(jià)）與意義EDA技術(shù)的發(fā)展和應(yīng)用普及性越來越高，已經(jīng)涉及到現(xiàn)代電子產(chǎn)品設(shè)計(jì)的各個(gè)系統(tǒng)、各個(gè)領(lǐng)域中。之所以有這樣的廣泛應(yīng)用，主要得益于可編程邏輯器件的長足發(fā)展和日益成熟，可編程邏輯器件（Programmable Logic Device, PLD）是一種半定制集成電路，在其內(nèi)部集成了大量的門和觸發(fā)器等基本邏輯單元電路，通過用戶編程來改變PLD內(nèi)部電路的邏輯關(guān)系或連線，從而得到所需要的電路設(shè)計(jì)功能。這種新型邏輯器件，不僅速度快、集成度高，能夠完成用戶定義的邏輯功能，還可以加密和重新定義編程，其允許編程次數(shù)可以達(dá)到上萬次?？删幊踢壿嬈骷某霈F(xiàn)，大大改變了傳統(tǒng)數(shù)字系統(tǒng)設(shè)計(jì)方法，簡化了硬件系統(tǒng)、降低成本、提高系統(tǒng)的可靠性、靈活性。因此，自20世紀(jì)70年代問世以后，PLD受到廣大工程師的青睞，被廣泛應(yīng)用于工業(yè)控制、通信設(shè)備、儀器儀表和醫(yī)療電子儀器等眾多領(lǐng)域，為EDA技術(shù)開創(chuàng)了廣闊的發(fā)展空間。VGA作為一種標(biāo)準(zhǔn)的顯示接口，在視頻和計(jì)算機(jī)領(lǐng)域得到了廣泛的應(yīng)用。VGA圖像信號(hào)發(fā)生器是電視臺(tái)、電視機(jī)生產(chǎn)企業(yè)、電視維修人員常用的儀器，其主要功能就是產(chǎn)生標(biāo)準(zhǔn)的圖像測(cè)試信號(hào)。對(duì)VGA而言，其主要應(yīng)用在工業(yè)控制領(lǐng)域，通過VGA接口實(shí)現(xiàn)將信息、圖像、文字等內(nèi)容顯示各種VGA顯示器上，為客戶提供一種完美的顯示界面，也是目前重要的顯示終端。本次實(shí)驗(yàn)設(shè)計(jì)主要是基于FPGA芯片為處理器，利用硬件描述語言完成VGA的時(shí)序控制，并利用相應(yīng)的實(shí)驗(yàn)平臺(tái)，進(jìn)行設(shè)計(jì)驗(yàn)證，基本實(shí)現(xiàn)了VGA的彩條信號(hào)和圖像顯示效果，達(dá)到了整個(gè)設(shè)計(jì)目標(biāo)和要求。 選題研究的方法與主要內(nèi)容 通過查閱資料，學(xué)習(xí)VGA工作原理和控制方法，掌握EDA技術(shù)應(yīng)用基本技巧，運(yùn)用FPGA為設(shè)計(jì)實(shí)現(xiàn)的處理器，完成VHDL對(duì)各個(gè)模塊的功能描述，在實(shí)驗(yàn)平臺(tái)上完成整個(gè)系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)。u 根據(jù)設(shè)計(jì)任務(wù)，制定實(shí)現(xiàn)方案u 應(yīng)用VHDL完成對(duì)系統(tǒng)中各個(gè)功能模塊的描述u 完成頂層設(shè)計(jì)文件，并調(diào)試仿真系統(tǒng)u 下載程序代碼到FPGA，在實(shí)驗(yàn)平臺(tái)上驗(yàn)證VGA是否正常顯示撰寫設(shè)計(jì)報(bào)告書 研究條件和可能存在的問題會(huì)使用EDA開發(fā)工具軟件Quartus II ,能熟練使用VHDL語言編寫時(shí)序電路，需要有相應(yīng)的實(shí)驗(yàn)開發(fā)平臺(tái)。：u VGA時(shí)序控制不正確，無法正常顯示相應(yīng)的圖形u VGA硬件接口電路PCB設(shè)計(jì)不能實(shí)現(xiàn)其功能u FPGA內(nèi)部ROM存儲(chǔ)空間太小，不能存儲(chǔ)大容量的圖片數(shù)據(jù) 擬解決的主要問題和預(yù)期的結(jié)果u VGA時(shí)序控制問題 u PROTEL繪制VGA電阻分壓網(wǎng)絡(luò)電路設(shè)計(jì)問題u 調(diào)試VHDL程序代碼常見錯(cuò)誤通過完成整個(gè)系統(tǒng)的電路設(shè)計(jì)，實(shí)現(xiàn)各個(gè)功能模塊和頂層設(shè)計(jì)電路，能在顯示器上正確看到橫豎彩條、棋盤格圖形和圖片顯示等效果。2 圖像采集系統(tǒng)介紹 圖像采集系統(tǒng)功能分析這部分闡述了圖像采集系統(tǒng)的各種動(dòng)作功能和控制要求，給出了完整的圖像采集系統(tǒng)操作規(guī)程，并介紹了圖像采集運(yùn)行系統(tǒng)中所包括的人工操作步驟。 圖像采集系統(tǒng)的基本功能在進(jìn)行上、下位機(jī)程序編寫之前，首先要做的工作是確定圖像采集系統(tǒng)本身所具備的功能及在進(jìn)行某種操作后所具有的狀態(tài)。在實(shí)際生活中，我們見到的圖像采集系統(tǒng)可以采集一些簡單的圖像，如書本、人物和植物等。圖像采例集系統(tǒng)的基本功能就是對(duì)圖像進(jìn)行采集，并進(jìn)行簡單的處理。舉一個(gè)簡單的例子來說明：采集一本書的圖像，系統(tǒng)會(huì)根據(jù)書的顏色大小自動(dòng)調(diào)整，使采集的圖像清晰，盡量減小失真。當(dāng)圖像達(dá)到最佳狀態(tài)時(shí)，系統(tǒng)等待外部命令，如繼續(xù)采集，則同上，如果此時(shí)不再采集而按下退出按鈕，系統(tǒng)則要進(jìn)行退出操作，并提示你是否保存所采集的圖像，完成此次操作。由此看來，系統(tǒng)一次采集要涉及攝像頭、VGA以及FPGA等，這是它的內(nèi)部功能。： 系統(tǒng)主要分為：圖像采集模塊、PLL鎖相環(huán)時(shí)鐘管理模塊、I2C總線模塊、FIFO圖像數(shù)據(jù)處理模塊、Nios II 顯示控制模塊。系統(tǒng)中PLL負(fù)責(zé)為Nios II嵌入式內(nèi)核、外部SDRAM和OV7670攝像頭提供時(shí)鐘，系統(tǒng)通電后，F(xiàn)PGA首先從EPCS中讀取配置數(shù)據(jù)，完成自身程序加載，隨后對(duì)系統(tǒng)時(shí)鐘分頻為攝像頭提供系統(tǒng)時(shí)鐘，然后通過I2C總線完成對(duì)OV7670攝像頭的配置。配置完成后，OV7670將采集到的圖像數(shù)據(jù)輸出格式轉(zhuǎn)換為標(biāo)準(zhǔn)的圖像數(shù)據(jù)及圖像時(shí)鐘送入FPGA進(jìn)行處理，并將處理后的圖像數(shù)據(jù)通過FIFO模塊暫時(shí)存儲(chǔ)在SDRAM中進(jìn)行緩沖，同時(shí)Nios II模塊讀取存放在SDRAM中的圖像數(shù)據(jù)，按照TFT液晶顯示的時(shí)序、數(shù)據(jù)要求將圖像數(shù)據(jù)送到TFT彩色液晶顯示屏上顯示。彩色LCD顯示SDRAM控制模塊液晶顯示控制模塊FIFO數(shù)據(jù)緩存模塊PLL視頻采集模塊I2C模塊 OV7670攝像頭 EPCS16配置芯片SDRAM 圖像采集系統(tǒng)結(jié)構(gòu)3 系統(tǒng)硬件設(shè)計(jì) FPGA選型 FPGA是該系統(tǒng)的核心，由于系統(tǒng)目前只是完成簡單的圖像處理，故FPGA選用Altera公司的低成本FPGA Cyclone II系列器件簡介如表所示。 Cyclone II器件采用90nm工藝制造，它延續(xù)Cyclone的低成本定位，在邏輯容量、PLL、乘法器和I/O數(shù)量上都比Cyclone有了較大提高，應(yīng)用Cyclone II進(jìn)行圖像處理開發(fā)有如下優(yōu)點(diǎn)：（1）低成本高性能，適應(yīng)圖像處理要求較高的需要。（2）豐富的內(nèi)嵌存儲(chǔ)器資源，適應(yīng)大量圖像數(shù)據(jù)存取的需要。(3)豐富的硬件乘法器，適應(yīng)圖像處理算法的需要。系統(tǒng)的FPGA選用開發(fā)板自帶的EP2CS5Q208C8芯片。Cyclone II系列FPGA參數(shù)對(duì)比器件EP2C5EP2C8EP2C15EP2C20EP2C35EP2C50EP2C70邏輯單元460882561444818752332165052868416M4K RAM塊26365252105129250總比特?cái)?shù)1198081658882396162396164838405944321152000嵌入式乘法器131826263586150PLL個(gè)數(shù)2244444最多用戶I/O管腳158182315315475450622 圖像采集模塊選擇 圖像采集采用OV7670圖像傳感器，OV7670圖像傳感器體積小、工作電壓低。OV7670攝影頭的VGA圖像最高達(dá)到30幀/秒。通過SCCB總線控制內(nèi)部寄存器，可以是OV7670輸出整幀、子采樣、取窗口等方式的各種分辨率的圖像數(shù)據(jù)。用戶還可以完全控制圖像質(zhì)量、數(shù)據(jù)格式和傳輸方式。OV7670與FPGA硬件連接如圖所示。 圖像顯示模塊 圖像顯示通過在FPGA中構(gòu)建的Nios II嵌入式內(nèi)核實(shí)現(xiàn)，Nios II系統(tǒng)可以在設(shè)計(jì)階段根據(jù)實(shí)際的需求來增減外設(shè)的數(shù)量和種類。可以使用Altera提供的開發(fā)工具SOPC Builder，在FPGA器件上創(chuàng)建軟硬件開發(fā)的基礎(chǔ)平臺(tái)，即用SOPC Builder創(chuàng)建嵌入式內(nèi)核CPU和參數(shù)化的接口總線Avalon。在此基礎(chǔ)上，可以快速地將硬件系統(tǒng)與常規(guī)軟件集成在單一可編程芯片中。而且SOPC Builder還提供標(biāo)準(zhǔn)的接口方式，以便用戶將外圍電路做成Nios II嵌入式內(nèi)核可以添加的外設(shè)模塊。這種設(shè)計(jì)方式，方便了各類系統(tǒng)的調(diào)試。 PLC的選型與工作原理當(dāng)某一個(gè)控制任務(wù)決定由PLC來完成后，選擇PLC就成為最重要的事情。一方面要選擇多大容量的PLC ,另一方面是選擇什么公司的PLC及外設(shè)。對(duì)第一個(gè)問題，首先要對(duì)控制任務(wù)進(jìn)行詳細(xì)的分析，把所有的I/O點(diǎn)找出來，包括開關(guān)量I/O和模擬量I/O以及輸出是用繼電器還是晶體管或是可控硅型。 PLC的硬件結(jié)構(gòu)圖： PLC硬件結(jié)構(gòu)圖 PLC各部分的作用與工作原理 中央處理器 CPU是由控制器和運(yùn)算器組成的。運(yùn)算器也稱為算術(shù)邏輯單元，它的功能就是進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算。控制器的作用是控制整個(gè)計(jì)算機(jī)的各個(gè)部件有條不紊地工作，其基本功能是從內(nèi)存中取指令和執(zhí)行指令。他的重要功能如下： ★ 診斷PLC電源、內(nèi)部電路的工作狀態(tài)及編制程序中的語法錯(cuò)誤?！?采集由現(xiàn)場(chǎng)輸入裝置送來的狀態(tài)或數(shù)據(jù)，并送入PLC的寄存器中?！?按用戶程序存儲(chǔ)器中存放的先后順序逐條讀取指令，進(jìn)行編譯解釋后，按指令規(guī)定的任務(wù)完成各種運(yùn)算和操作?！?將存于寄存器中的處理結(jié)果送至輸出端?！?應(yīng)各種外部設(shè)備的工作請(qǐng)求。 存儲(chǔ)器PLC的存儲(chǔ)器分為兩大部分：一大部分是系統(tǒng)存儲(chǔ)器，用來存放系統(tǒng)管理程序、監(jiān)控程序及其系統(tǒng)內(nèi)部數(shù)據(jù)；二大部分是用戶存儲(chǔ)器，包括用戶程序存儲(chǔ)區(qū)及工作數(shù)據(jù)存儲(chǔ)區(qū)。 PLC的基本工作原理PLC采用的是循環(huán)掃描工作方式。對(duì)每個(gè)程序，CPU從第一條指令開始執(zhí)行，按指令步序號(hào)做周期性的程序循環(huán)掃描，如果無跳轉(zhuǎn)指令，則從則從第一條指令開始逐條順序執(zhí)行用戶程序，直至遇到結(jié)束符后又返回第一條指令，如此周而復(fù)始不斷循環(huán)，每一個(gè)循環(huán)稱為一個(gè)掃描周期。 PLC的掃描全過程 輸入刷新階段在輸入刷新階段，CPU掃描全部輸入端口，讀取其狀態(tài)并寫入輸入狀態(tài)寄存器。完成后關(guān)閉輸入端口，轉(zhuǎn)入程序執(zhí)行階段。 程序執(zhí)行階段在程序執(zhí)行階段，根據(jù)用戶輸入的控制程序，從第一條開始逐條執(zhí)行，并將相應(yīng)的邏輯運(yùn)算結(jié)果存入對(duì)應(yīng)的內(nèi)部輔助寄存器和輸出狀態(tài)寄存器。 輸出刷新階段當(dāng)所有指令執(zhí)行完畢后，將輸出狀態(tài)寄存器中的內(nèi)容，依次送到輸出鎖存電路，并通過一定輸出方式輸出，驅(qū)動(dòng)外部相應(yīng)執(zhí)行元件工作，這才形成PLC的實(shí)際輸出。顯然掃描周期的長短主要取決與程序的長短。掃描周期越長，響應(yīng)速度越慢。由于每一個(gè)掃描周期只進(jìn)行一次I/O刷新，即每一個(gè)掃描周期PLC只對(duì)輸入、輸出狀態(tài)寄存器更新一次，故使系統(tǒng)存在輸入、輸出滯后現(xiàn)象，這在一定程度上降低了系統(tǒng)的響應(yīng)速度。I/： I/O端口設(shè)置DirAttribData功能喚醒功能功能描述000下拉是帶下拉電阻的輸入管腳001上拉是帶上拉電阻的輸入管腳010懸浮是懸浮式輸入管腳011懸浮否懸浮式輸入管腳10反相輸出否Data數(shù)據(jù)位反相輸出11同相輸出否Data數(shù)據(jù)位同相輸出由此可見，若輸入變量在I/O刷新期間狀態(tài)發(fā)生變化，則本次掃描期間輸出會(huì)相應(yīng)地發(fā)生變化。反之，若在本次刷新之后輸入變量才發(fā)生變化，則本次掃描輸出不變，而要到下一次掃描的I/O刷新期間輸出才會(huì)發(fā)生變化。這對(duì)于一般的開關(guān)量控制系統(tǒng)來說是完全允許的，不但不會(huì)造成不利影響，反而可以增強(qiáng)系統(tǒng)的抗干擾能力。這是因?yàn)檩斎氩蓸觾H在輸入刷新階段進(jìn)行，PLC在一個(gè)工作周期的大部分時(shí)間里實(shí)際上是外設(shè)隔離的。而工業(yè)現(xiàn)場(chǎng)的干擾常常是脈沖式的、短時(shí)的，由于系統(tǒng)響應(yīng)較慢，往往要幾個(gè)掃描周期才響應(yīng)一次，而多次掃描后，因瞬間干擾而引起的誤操作將會(huì)大大減少，從而提高了系統(tǒng)的抗干擾能力。但是對(duì)于控制時(shí)間要求較嚴(yán)格、響應(yīng)速度要求較快的系統(tǒng)，就需要精心編制程序，必要時(shí)采用一些特殊功能，以減少因掃描周期造成的響應(yīng)滯后等不良影響。 VGA的概述VGA(VideoGraphicsArray)是IBM公司在1987年推出的一種視頻傳輸標(biāo)準(zhǔn)，具有分辨率高、顯示速率快、顏色豐富等優(yōu)點(diǎn)，在彩色顯示器領(lǐng)域得到了廣泛的應(yīng)用，VGA最早是指分辨率為640*480的一種顯示模式。下面就VGA相關(guān)的工作原理及時(shí)序要求進(jìn)行簡單介紹。 CRT的工作原理VGA接口技術(shù)應(yīng)用最多的就是CRT顯示器，這種顯示器的信號(hào)接口采用的就是標(biāo)準(zhǔn)的VGA接口。常見的彩色顯示器，一般由 CRT (陰極射線管)構(gòu)成，彩色是由 R、G、B三原色按不同比例組成。顯示過程中，HS和VS的極性可正可負(fù)，顯示器內(nèi)可自動(dòng)轉(zhuǎn)換為正極性邏輯。 VGA工作時(shí)序?qū)τ谄胀ǖ腣GA顯示器，主要包含5個(gè)信號(hào)：l R、G、B：三基色信號(hào)l HS: 行同步信號(hào)l VS：場(chǎng)同步信號(hào) VGA行掃描時(shí)序 VGA場(chǎng)掃描時(shí)序 行掃描時(shí)序時(shí)間（單位：像素，即輸出一個(gè)像素Pixel的時(shí)間間隔）行同步頭行圖像行周期對(duì)應(yīng)位置TfTaTbTcTdTeTg時(shí)間 Pixels8964086408800 場(chǎng)掃描時(shí)序時(shí)間（單位：行，即輸出一行Line的時(shí)間間隔）場(chǎng)同步頭場(chǎng)圖像場(chǎng)周期對(duì)應(yīng)位置TfTaTbTcTdTeTg時(shí)間 Lines222584808525系統(tǒng)原理圖系統(tǒng)PCB圖4 系統(tǒng)軟件設(shè)計(jì) 系統(tǒng)軟件總設(shè)計(jì)模塊如圖所示，在 pll 中建立PLL鎖相環(huán)對(duì)時(shí)鐘倍頻、分頻產(chǎn)生系統(tǒng)各模塊所需時(shí)鐘與系統(tǒng)復(fù)位信號(hào)，ov7670data_r