基于cpld的單片機(jī)pci接口設(shè)計(jì)(已修改)
2025-06-30 14:11 本頁(yè)面
【正文】 基于CPLD的單片機(jī)PCI接口設(shè)計(jì)摘要：詳細(xì)闡述一種利用CPLD實(shí)現(xiàn)的8位單片機(jī)與PCI設(shè)備間的通信接口方案，給出用ABEL HDL編寫(xiě)的主要源程序。該方案在實(shí)踐中檢驗(yàn)通過(guò)。關(guān)鍵詞：?jiǎn)纹瑱C(jī) CPLD PCI8位單片機(jī)在嵌入式系統(tǒng)中應(yīng)用廣泛，然而讓它直接與PCI總線設(shè)備打交道卻有其固有缺陷。8位單片機(jī)只有16位地址線，8位數(shù)據(jù)端口，除了有32位地址數(shù)據(jù)復(fù)用AD[3～0]外，還有FRAME、IRDY、TRDY等重要的信號(hào)線。讓單片機(jī)有限的I/O端口來(lái)直接控制如此眾多的信號(hào)線是不可能的。一種可行的方案就是利用CPLD作為溝通單片機(jī)與PCI設(shè)備間的橋梁，充分利用CPLD中I/O資源豐富，用戶可自定制邏輯的優(yōu)勢(shì)，來(lái)幫助單片機(jī)完成與PCI設(shè)備間的通信任務(wù)。1 PCI接口設(shè)計(jì)原理 PCI總線協(xié)議簡(jiǎn)介，僅就單片機(jī)與PCI設(shè)備間的通信來(lái)說(shuō)，意義不大。PCI總線是高性能局部總線，工作頻率0～33MHz，可同時(shí)支持多組外圍設(shè)備。在這里，我們只關(guān)心單片機(jī)與一個(gè)PCI設(shè)備間通信的情況，而且是以單片機(jī)與CPLD一方作為主控方，另一方作為PCI從設(shè)備。這樣做的目的是為了簡(jiǎn)化問(wèn)題，降低系統(tǒng)造價(jià)。PCI總線上信號(hào)線雖多，但并不是每個(gè)信號(hào)都要用到。實(shí)際上PCI設(shè)備也并不會(huì)支持所有的信號(hào)線，比如錯(cuò)誤報(bào)告信號(hào)PERR與SERR在網(wǎng)卡中就不支持。我們可以針對(duì)具體的應(yīng)用選擇支持其中部分信號(hào)線，還有一些信號(hào)線可以直接連電源或接地。下面簡(jiǎn)單介紹一下常用信號(hào)線的功能。AD[31～0]：地址數(shù)據(jù)多路復(fù)用信號(hào)。在FRAME有效的第一個(gè)周期為地址，在IRDY與TRDY同時(shí)有效的時(shí)候?yàn)閿?shù)據(jù)。C/BE[3～0]：總線命令與字節(jié)使能控制信號(hào)。在地址其中傳輸?shù)氖强偩€命令；在數(shù)據(jù)期內(nèi)是字節(jié)使能控制信號(hào)，表示AD[31～0]中那些字節(jié)是有效數(shù)據(jù)。表1是總線命令編碼的說(shuō)明。表1 總線命令表C/BE[30] 命令類(lèi)型說(shuō)明 C/BE[30] 命令類(lèi)型說(shuō)明 0 0 0 0 中斷應(yīng)答 1 0 0 0 保留 0 0 0 1 特殊周期 1 0 0 1 保留 0 0 1 0 I/O讀 1 0 1 0 配置讀 0 0 1 1 I/O寫(xiě) 1 0 1 1 配置寫(xiě) 0 1 0 0 保留 1 1 0 0 存儲(chǔ)器多行讀 0 1 0 1 保留 1 1 0 1 雙地址周期 0 1 1 0 存儲(chǔ)器讀 1 1 1 0 存儲(chǔ)器一行讀 0 1 1 1 存儲(chǔ)器寫(xiě) 1 1 1 1 存儲(chǔ)器寫(xiě)并無(wú)效 PCI總線上所有的數(shù)據(jù)傳輸基本上都由以下三條信號(hào)線控制。FRAME：幀周期信號(hào)。由主設(shè)備驅(qū)動(dòng)，表示一次訪問(wèn)的開(kāi)始和持續(xù)時(shí)間，F(xiàn)RAME有效時(shí)（0為有效，下同），表示數(shù)據(jù)傳輸進(jìn)行中，失效后，為數(shù)據(jù)傳輸最后一個(gè)周期。IRD：主設(shè)備準(zhǔn)備好信號(hào)。由主設(shè)備驅(qū)動(dòng)，表示主設(shè)備已經(jīng)準(zhǔn)備好進(jìn)行數(shù)據(jù)傳輸。TRDY：從設(shè)備準(zhǔn)備好信號(hào)。由從主設(shè)備驅(qū)動(dòng)，表示
語(yǔ)文相關(guān)推薦
鄂ICP備17016276號(hào)-1