bb碼的編碼仿真與實(shí)現(xiàn)課程設(shè)計(jì)報(bào)告(已修改)
2025-06-04 18:04 本頁面
【正文】 合 肥 學(xué) 院課 程 設(shè) 計(jì) 報(bào) 告題 目：_ 5B6B編碼的仿真與實(shí)現(xiàn) __系 別：__ 電子信息與電氣工程系 __專 業(yè)：___ 通信工程___ _______班 級(jí)：____ _10通信2班_______ _學(xué) 號(hào)：_1005072040_1005072032 1005072033_姓 名：__ 徐杰 曹小虎 張新文_ __導(dǎo) 師：_____ 張倩______ _ ___成 績：____________ ____________2013年 12月 07日 《現(xiàn)代通信技術(shù)課程設(shè)計(jì)》論文題目5B6B編碼的仿真與實(shí)現(xiàn)設(shè)計(jì)類型工程應(yīng)用導(dǎo)師姓名張倩主要內(nèi)容及目標(biāo)仿真與實(shí)現(xiàn)5B6B的編碼，要求：了解5B6B編碼原理；對5B6B編碼進(jìn)行仿真模型設(shè)計(jì)；運(yùn)用MATLAB軟件或硬件描述語言對5B6B編碼進(jìn)行設(shè)計(jì)，并對各模塊進(jìn)行分析、仿真與驗(yàn)證；要求有系統(tǒng)框圖，電路原理圖，軟件流程圖，模擬仿真結(jié)果圖。具有的設(shè)計(jì)條件計(jì)算機(jī)MATLAB軟件 Quartus II軟件計(jì)劃學(xué)生數(shù)及任務(wù)計(jì)劃需要3人：1人主要進(jìn)行5B6B編碼仿真模型設(shè)計(jì)；1人用MATLAB仿真實(shí)現(xiàn)。1人分析5B6B編碼用硬件描述語言的實(shí)現(xiàn)方案計(jì)劃設(shè)計(jì)進(jìn)程第12周 查資料了解5B6B編碼原理，設(shè)計(jì)實(shí)現(xiàn)方案，并進(jìn)行仿真第13周 仿真實(shí)現(xiàn)5B6B編碼，同時(shí)完成課程設(shè)計(jì)報(bào)告參考文獻(xiàn)[1]李勇權(quán), 劉永強(qiáng), 何云狀, [J]. 微計(jì)算機(jī)信息 , 2007,(14)[2] 張少鋒, 楊章順, 戴琦, 齊恒, 冉立新. 光纖數(shù)字通信系統(tǒng)5B6B編譯碼的FPGA實(shí)現(xiàn)[J]. 光通信技術(shù) , 2004,(12)[3] 劉增基，周洋溢，胡遼林，周綺麗. 光纖通信 (第二版) [M]. 西安：西安電子科技大學(xué)出版社，目錄一、軟件硬件開發(fā)平臺(tái)簡介 2 Quartus2軟件簡述 3 FPGA系統(tǒng)開發(fā)流程簡介 4 電路設(shè)計(jì) 4 設(shè)計(jì)輸入 4 功能仿真 5 綜合優(yōu)化 5 綜合后仿真 6 實(shí)現(xiàn)與布局布線 6二、5B6B編碼仿真及其設(shè)計(jì)步驟 6 5B6B編碼原理 6 5B6B編碼原理 7 5B6B碼表設(shè)計(jì) 7 5B6B編碼模塊設(shè)計(jì) 8 編碼器的工作原理 8 編碼電路的電路模塊劃分 9 5B6B編碼器在FPGA中的實(shí)現(xiàn) 9 整體電路的仿真實(shí)現(xiàn) 11 整體電路的頂層圖 11 整體電路的仿真 11三、結(jié)束語 11參考文獻(xiàn) 115B6B碼編碼的仿真與實(shí)現(xiàn)摘要：在數(shù)字通信系統(tǒng)中，數(shù)字光纖通信由于其本身的優(yōu)點(diǎn)得到越來越廣泛的應(yīng)用。數(shù)字光纖通信系統(tǒng)中，從電端機(jī)傳輸過來的電信號(hào)均要結(jié)合數(shù)字光纖通信傳輸?shù)奶攸c(diǎn)經(jīng)過線路碼型的轉(zhuǎn)換。通過線路碼型的轉(zhuǎn)變平衡數(shù)字碼流中的“0”和“1”碼字，從而避免碼流中出現(xiàn)長“0”或者長“1”的現(xiàn)象。在數(shù)字光纖通信系統(tǒng)中比較常用的線路碼型就是mBnB碼型，mBnB線路碼型的最大優(yōu)點(diǎn)就是最大相同碼元連碼和少、定時(shí)信息豐富、并且有簡單成熟的誤碼監(jiān)測與碼組同步的方法。關(guān)鍵詞：5B6B編碼； VHDL語言； FPGA ； Quartus2 ；仿真；正文：一、軟件硬件開發(fā)平臺(tái)簡介由于5B6B碼編碼的設(shè)計(jì)與仿真是要軟件做支持和要硬件做平臺(tái)。所以在設(shè)計(jì)之前，先介紹一下常用軟件Quartus2的使用，接著在介紹一下FPGA系統(tǒng)開發(fā)過程。方便下面的說明。 Quartus2軟件簡述圖1 Quartus2軟件界面Quartus II 是Altera公司的綜合性PLD開發(fā)軟件，支持原理圖、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整PLD設(shè)計(jì)流程。Quartus II可以在XP、Linux以及Unix上使用，除了可以使用Tcl腳本完成設(shè)計(jì)流程外，提供了完善的用戶圖形界面設(shè)計(jì)方式。具有運(yùn)行速度快，界面統(tǒng)一，功能集中，易學(xué)易用等特點(diǎn)。Quartus II支持Altera的IP核，含LPM/MegaFunction宏功能模塊庫，使用戶可以充分利用成熟的模塊，簡化了設(shè)計(jì)的復(fù)雜性、加快了設(shè)計(jì)速度。對第三方EDA工具的良好支持也使用戶可以在設(shè)計(jì)流程的各個(gè)階段使用熟悉的第三放EQuartus II 是Altera公司的綜合性PLD開發(fā)軟件，支持原理圖、VHDL、VerilogHDL以及AHDLDA工具。此外，Quartus II 通過和DSP Builder工具與Matlab/Simulink相結(jié)合，可以方便地實(shí)現(xiàn)各種DSP應(yīng)用系統(tǒng)；支持Altera的片上可編程系統(tǒng)（SOPC）開發(fā)，集系統(tǒng)級(jí)設(shè)計(jì)、嵌入式軟件開發(fā)、可編程邏輯設(shè)計(jì)于一體，是一種綜合性的開發(fā)平臺(tái)。Maxplus II 作為Altera的上一代PLD設(shè)計(jì)軟件，由于其出色的易用性而得到了廣泛的應(yīng)用。目前Altera已經(jīng)停止了對Maxplus II 的更新支持，Quartus II 與之相比不僅僅是支持器件類型的豐富和圖形界面的改變。Altera在Quartus II 中包含了許多諸如SignalTap II、Chip Editor和RTL Viewer的設(shè)計(jì)輔助工具，集成了SOPC和HardCopy設(shè)計(jì)流程，并且繼承了Maxplus II 友好的圖形界面及簡便的使用方法。Altera Quartus II 作為一種可編程邏輯的設(shè)計(jì)環(huán)境, 由于其強(qiáng)大的設(shè)計(jì)能力和直觀易用的接口，越來越受到數(shù)字系統(tǒng)設(shè)計(jì)者的歡迎。Altera的Quartus II可編程邏輯軟件屬于第四代PLD開發(fā)平臺(tái)。該平臺(tái)支持一個(gè)工作組環(huán)境下的設(shè)計(jì)要求，其中包括支持基于Internet的協(xié)作設(shè)計(jì)。Quartus平臺(tái)與Cadence、ExemplarLogic、 MentorGraphics、Synopsys和Synplicity等EDA供應(yīng)商的開發(fā)工具相兼容。改進(jìn)了軟件的LogicLock模塊設(shè)計(jì)功能，增添 了FastFit編譯選項(xiàng)，推進(jìn)了網(wǎng)絡(luò)編輯性能，而且提升了調(diào)試。支持 MAX7000/MAX3000等乘積項(xiàng)器件QuartusⅡ軟件包是MAX+plusⅡ的升級(jí)版本，Altera公司的第四代開發(fā)軟件。其提供了一個(gè)完整高效的設(shè)計(jì)環(huán)境，非常適應(yīng)具體的設(shè)計(jì)需要。QuartusⅡ提供了方便的設(shè)計(jì)輸入方式、快速的編譯和直接易懂的器件編程。能夠支持邏輯門數(shù)在百萬門以上的邏輯器件的開發(fā)，并且為第三方工具提供了無縫接口。QuartusⅡ支持的器件有：Stratix Ⅱ
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號(hào)-1