位移位乘法器ppt課件(已修改)
2025-05-18 00:53 本頁面
【正文】 實(shí) 驗(yàn) （ 1） 實(shí)驗(yàn)?zāi)康模?學(xué)習(xí)應(yīng)用移位相加原理設(shè)計(jì) 8位乘法器 。 （ 2） 實(shí)驗(yàn)原理： 該乘法器是由 8位加法器構(gòu)成的以時(shí)序方式設(shè)計(jì)的 8位乘法器 。 實(shí)驗(yàn) 81 移位相加 8位硬件乘法器電路設(shè)計(jì) 實(shí) 驗(yàn) 其乘法原理是： 乘法通過逐項(xiàng)移位相加原理來實(shí)現(xiàn) ， 從被乘數(shù)的最低位開始 ， 若為 1， 則乘數(shù)左移后與上一次的和相加；若為 0， 左移后以全零相加 ， 直至被乘數(shù)的最高位 。 從圖 95的邏輯圖及其乘法操作時(shí)序圖圖 94（ 示例中的相乘數(shù)為 9FH和 FDH ） 上可以清楚地看出此乘法器的工作原理 。 圖95中 ， START信號的上跳沿及其高電平有兩個(gè)功能 ， 即 16位寄存器清零和被乘數(shù) A[7..0]向移位寄存器 SREG8B加載；它的低電平則作為乘法使能信號。 CLK為乘法時(shí)鐘信號 。 當(dāng)被乘數(shù)被加載于 8位右移寄存器 SREG8B后 ， 隨著每一時(shí)鐘節(jié)拍 ， 最低位在前 ， 由低位至高位逐位移出 。 當(dāng)為 1時(shí) ， 1位乘法器 ANDARITH打開 ， 8位乘數(shù) B[7..0]在同一節(jié)拍進(jìn)入 8位加法器 ， 與上一次鎖存在 16位鎖存器 REG16B中的高 8位進(jìn)行相加 ， 其和在下一時(shí)鐘節(jié)拍的上升沿被鎖進(jìn)此鎖存器 。 而當(dāng)被乘數(shù)的移出位為 0時(shí) ， 與門全零輸出 。 如此往復(fù) ， 直至 8個(gè)時(shí)鐘脈沖后 ， 最后乘積完整出現(xiàn)在 REG16B端口 。 在這里 ， 1位乘法器 ANDARITH的功能類似于 1個(gè)特殊的與門 ， 即當(dāng) ABIN為 ‘ 1’ 時(shí) ，DOUT直接輸出 DIN， 而當(dāng) ABIN為 ‘ 0’ 時(shí) ， DOUT輸出全 “ 00000000” 。 實(shí)驗(yàn) 81 移位相加 8位硬件乘法器電路設(shè)計(jì) 實(shí)驗(yàn) 81 移位相加 8位硬件乘法器電路設(shè)計(jì) B 數(shù) ： 1 0 0 1 1 1 1 1 （ 9 F H ）A 數(shù) ： 1 1 1 1 1 1 0 1 （ F D H ）1 0 0 1 1 1 0 1 0 0 1 0 0 0 1 1 （ 9 D 2 3 H ）電路原理 實(shí)驗(yàn) 81 移位相加 8位硬件乘法器電路設(shè)計(jì) 1 位 乘 法 器8 位 移 位 寄存 器8 位 加 法 器（ 輸 出 9 位 ）1 6 位 移 位 寄存 器8 位 B 數(shù)
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1