【正文】 實(shí)體 結(jié)構(gòu)體 塊、子程序和進(jìn)程 庫(kù)和程序包 配置 第一章 VHDL基本結(jié)構(gòu) 總目錄 章目錄 第一節(jié) 第二節(jié) 第三節(jié) 第四節(jié) 第五節(jié) 一個(gè)完整的 VHDL程序或設(shè)計(jì)實(shí)體，要求能為VHDL綜合器所支持，并能作為一個(gè)獨(dú)立的設(shè)計(jì)單元，即元件的形式而存在的 VHDL程序。 實(shí)體 和 結(jié)構(gòu)體 是必需的 —— 可構(gòu)成最簡(jiǎn)單 VHDL程序。 通常 VHDL程序包含五個(gè)部分： （ 1）實(shí)體（ ENTITY） （ 2）結(jié)構(gòu)體（ ARCHITECTURE） （ 3）包集合（ PACKAGE） （ 4）庫(kù)（ LIBRARY） （ 5）配置（ CONFIGURATION） 章目錄 第一節(jié) 第二節(jié) 第三節(jié) 第四節(jié) 第五節(jié) 總目錄 實(shí)體 是 VHDL語(yǔ)言設(shè)計(jì)的基本單元。 實(shí)體 實(shí)體說(shuō)明 是對(duì)設(shè)計(jì)實(shí)體與外部電路的 接口描述 ，它規(guī)定了設(shè)計(jì)單元的 輸入輸出接口信號(hào)或引腳 ，是設(shè)計(jì)實(shí)體對(duì)外的一個(gè)通信界面。 結(jié)構(gòu)體 用于描述此設(shè)計(jì)實(shí)體的 邏輯結(jié)構(gòu) 和 邏輯功能 。 章目錄 第一節(jié) 第二節(jié) 第三節(jié) 第四節(jié) 第五節(jié) 總目錄 實(shí)體語(yǔ)句結(jié)構(gòu)如下： 例： ENTITY or2 IS PORT（ a， b： IN STD_LOGIC。 c: OUT STD_LOGIC)。 END ENTITY or2； ENTITY 實(shí)體名 IS [GENERIC（ 類(lèi)屬表 ） ； ] [PORT（ 端口表 ） ； ] END ENTITY 實(shí)體名； 章目錄 第一節(jié) 第二節(jié) 第三節(jié) 第四節(jié) 第五節(jié) 總目錄 在層次化系統(tǒng)中，實(shí)體說(shuō)明是整個(gè)模塊或整個(gè)系統(tǒng)的輸入輸出（ I/O）接口 在器件級(jí)設(shè)計(jì)中實(shí)體說(shuō)明是芯片的輸入輸出（ I/O） 章目錄 第一節(jié) 第二節(jié) 第三節(jié) 第四節(jié) 第五節(jié) 總目錄 （ GENERIC） ? 類(lèi)屬參量 是實(shí)體說(shuō)明組織中的 可選項(xiàng) ，放在端口說(shuō)明之前，其一般格式為： ? GENERIC [CONSTANT] 名字表： [IN] 子類(lèi)型標(biāo)識(shí) [:= 靜態(tài)表達(dá)式 ]， …] 類(lèi)屬參量 用來(lái)規(guī)定 端口的大小 、實(shí)體中 子元件數(shù)目 及實(shí)體的 定時(shí)特性 等。 它和常數(shù)不同， 常數(shù) 只能從設(shè)計(jì)實(shí)體的 內(nèi)部得到賦值且不能改變 ；而類(lèi)屬參量的值可由設(shè)計(jì)實(shí)體的外部提供。 章目錄 第一節(jié) 第二節(jié) 第三節(jié) 第四節(jié) 第五節(jié) 總目錄 ? 其一般書(shū)寫(xiě)格式為： ? PORT （端口名 ：端口模式 數(shù)據(jù)類(lèi)型； ? 端口名 ：端口模式 數(shù)據(jù)類(lèi)型； ? … … ）； 這里類(lèi)屬參量中參數(shù) trise為上升沿寬度， tfall為下降沿寬度，用于仿真模塊的設(shè)計(jì)； 定義地址總線的寬度為 Addrwidth位，類(lèi)屬值A(chǔ)ddrwidth的改變將使結(jié)構(gòu)體中所有相關(guān)的總線定義同時(shí)改變，由此使整個(gè)設(shè)計(jì)實(shí)體的硬件結(jié)構(gòu)發(fā)生變化。 例： GENERIC （ trise， tfall： TIME:=1ns。 Addrwidth:INTEGER:=16)。 PORT(a0, a1 : IN STD_LOGIC。 Add_bus:OUT STD_LOGIC_VECTOR(addrwidth1 DOWNTO 0)。 章目錄 第一節(jié) 第二節(jié) 第三節(jié) 第四節(jié) 第五節(jié) 總目錄 端口說(shuō)明 （ PORT） 端口 是 對(duì)基本設(shè)計(jì)單元與外部接口的描述 。 其功能 相當(dāng)電路圖 符號(hào)的 外部引腳 。 端口可以被賦值，也可以當(dāng)做邏輯變量用在邏輯表達(dá)式中。 章目錄 第一節(jié) 第二節(jié) 第三節(jié) 第四節(jié) 第五節(jié) 總目錄 其中端口名是設(shè)計(jì)者為實(shí)體的每一個(gè)對(duì)外通道所取的名字，通常為英文字母加數(shù)字，名字的定義有一定的慣例，如 clk 表示時(shí)鐘， D開(kāi)頭的端口名表示數(shù)據(jù)， A開(kāi)頭的端口名表示地址。端口模式是指這些通道上的數(shù)據(jù)流動(dòng)的方式，如輸入或輸出等。 端口模式有以下幾種類(lèi)型： 1．輸入（ IN） 允許信號(hào)進(jìn)入實(shí)體，主要用于時(shí)鐘輸入、控制輸入（如 load、 reset、 enable、 clk）和單向的數(shù)據(jù)輸入（如地址數(shù)據(jù)信號(hào) address）等。 章目錄 第一節(jié) 第二節(jié) 第三節(jié) 第四節(jié) 第五節(jié) 總目錄 2． 輸出 （ OUT） 輸出模式只允許信號(hào)離開(kāi)實(shí)體，常用于計(jì)數(shù)輸出、單向數(shù)據(jù)輸出、被設(shè)計(jì)實(shí)體產(chǎn)生的控制其他實(shí)體的信號(hào)等。注意：輸出模式不能用于被設(shè)計(jì)實(shí)體的內(nèi)部反饋，因?yàn)檩敵龆丝谠趯?shí)體內(nèi)不能看做是可讀的。 3．雙向模式（ INOUT） 雙向模式允許信號(hào)雙向傳輸（既可以進(jìn)入實(shí)體，也可以離開(kāi)實(shí)體），雙向模式端口允許引入內(nèi)部反饋。 章目錄 第一節(jié) 第二節(jié) 第三節(jié) 第四節(jié) 第五節(jié) 總目錄 4． 緩沖 （ BUFFER） 緩沖模式允許信號(hào)輸出到實(shí)體外部，但同時(shí)也可以在實(shí)體內(nèi)部引用該端口的信號(hào)。緩沖端口既能用于輸出也能用于反饋。緩沖模式用于在實(shí)體內(nèi)部建立一個(gè)可讀的輸出端口，例如計(jì)數(shù)器輸出、計(jì)數(shù)器的現(xiàn)態(tài)用來(lái)決定計(jì)數(shù)器的次態(tài)。 端口模式可用下圖說(shuō)明，圖中方框代表一個(gè)設(shè)計(jì)實(shí)體或模塊。 章目錄 第一節(jié) 第二節(jié) 第三節(jié) 第四節(jié) 第五節(jié) 總目錄 在 VHDL設(shè)計(jì)中，通常將輸入信號(hào)端口指定為輸入模式，輸出信號(hào)端口指定為輸出模式，而雙向數(shù)據(jù)通信信號(hào)，如計(jì)算機(jī) PCI總線的地址 /數(shù)據(jù)復(fù)用總線，DMA控制器數(shù)據(jù)總線等純雙向的信號(hào)采用雙向端口模式。從端口的名稱(chēng)、模式就能一目了然地指導(dǎo)信號(hào)的用途、性質(zhì)、來(lái)源和去向。 章目錄 第一節(jié) 第二節(jié) 第三節(jié) 第四節(jié) 第五節(jié) 總目錄 結(jié)構(gòu)體是對(duì)實(shí)體功能的具體描述，因此它一定要跟在實(shí)體的后面 。 行為描述（基本設(shè)計(jì)單元的數(shù)學(xué)模型描述）、寄存器傳輸描述（數(shù)據(jù)流描述）和結(jié)構(gòu)描述（邏輯元件連接描述） 結(jié)構(gòu)體 結(jié)構(gòu)體也叫構(gòu)造體，結(jié)構(gòu)體描述了基本設(shè)計(jì)單元（實(shí)體）的結(jié)構(gòu)、行為、元件及內(nèi)部連接關(guān)系，也就是說(shuō)它定義了設(shè)計(jì)實(shí)體的功能，規(guī)定了設(shè)計(jì)實(shí)體的數(shù)據(jù)流程，制定了實(shí)體內(nèi)部元件的連接關(guān)系。結(jié)構(gòu)體對(duì)其基本設(shè)計(jì)單元的輸入和輸出關(guān)系可用以下三種方式進(jìn)行描述，即 : 章目錄 第一節(jié) 第二節(jié) 第三節(jié) 第四節(jié) 第五節(jié) 總目錄 結(jié)構(gòu)體一般由兩大部分組成： ARCHITECTURE 結(jié)構(gòu)體名 OF 實(shí)體名 IS [定義語(yǔ)句 ] BEGIN [功能描述語(yǔ)句 ] END 結(jié)構(gòu)體名； （ 1） 對(duì)數(shù)據(jù)類(lèi)型、常數(shù)、信號(hào)、子程序和元件等因素進(jìn)行說(shuō)明的部分； （ 2） 描述實(shí)體的邏輯行為、以各種不同的描述風(fēng)格表達(dá)的功能描述語(yǔ)句，包括各種順序語(yǔ)句和并行語(yǔ)句。 結(jié)構(gòu)體的語(yǔ)句格式為： 章目錄 第一節(jié) 第二節(jié) 第三節(jié) 第四節(jié) 第五節(jié) 總目錄 結(jié)構(gòu)體名 結(jié)構(gòu)體名由設(shè)計(jì)者自行定義， OF后面的實(shí)體名指明了該結(jié)構(gòu)體所對(duì)應(yīng)的是哪個(gè)實(shí)體。 有些設(shè)計(jì)實(shí)體有多個(gè)結(jié)構(gòu)體，這些結(jié)構(gòu)體的結(jié)構(gòu)體名不可相同，通常用 dataflow（數(shù)據(jù)流）、 behavior（行為）、 structural（結(jié)構(gòu)）命名。 這 3個(gè)名稱(chēng)體現(xiàn)了 3種不同結(jié)構(gòu)體的描述方式，使得閱讀 VHDL語(yǔ)言程序時(shí)，