dds信號發(fā)生器ppt課件(已修改)
2025-05-17 12:08 本頁面
【正文】 信息工程學(xué)院 DDS信號發(fā)生器 賈立新 設(shè)計要求如下： （ 1）具有產(chǎn)生正弦波、方波和三角波 3種周期性波形； （ 2）輸出頻率范圍 10Hz~2MHz（非正弦信號頻率按 10次諧波計算），重復(fù)頻率可調(diào)，頻率步進(jìn)間隔 ≤1Hz； （ 3）輸出波形幅值范圍 0~10V（峰 — 峰值），波形幅值和偏移量可調(diào)； （ 4）具有穩(wěn)幅輸出功能，當(dāng)負(fù)載變化時，輸出電壓幅度變化不大于 177。 3%（負(fù)載電阻變化范圍： 50Ω~∞）； （ 5）具有顯示輸出波形類型、重復(fù)頻率等功能。 直接數(shù)字頻率合成的原理 對于一個頻率為 fout的 正弦信號 Sout，可以用下式來描述： )π2( o u to u t tfs i nAts i nAS ?? ? 其相位為： tf o u tπ2??將正弦信號的相位和幅值均轉(zhuǎn)化為數(shù)字量 用頻率為 fclk的基準(zhǔn)時鐘對正弦信號進(jìn)行抽樣 c l ko u tc l ko u tπ2π2ffTf ??? ?c l ko u t222ffM NN???? ?? 將 2π切割成 2N等份作為最小量化單位，從而得到 △ θ的數(shù)字量 M為： Mff N ??2cl ko u t當(dāng) M取 1時，可以得到輸出信號的最小頻率步進(jìn)為 Nff2c l k??? ? ? ?MMAfMMs i nAs i nAS kkN ???????? ???????? 1s i n11ko u t 22)( ??? 由于正弦函數(shù)為非線性函數(shù)，很難實(shí)時計算，一般通過查表的方法來快速獲得函數(shù)值。 相位累加器頻率字寄存器頻率字輸入相位寄存器累加器輸出值時鐘R OM地址R OM正弦表D/ A轉(zhuǎn)換器信號輸出N 位加法器DDS正弦信號發(fā)生器原理框圖 實(shí)現(xiàn) DDS信號發(fā)生器的兩種技術(shù)方案 DDS集成芯片的技術(shù)方案 +FPGA的技術(shù)方案 V I N PD A C R s e t高 速 D D S3 2 位頻 率控 制字相 位控 制字頻 率 相 位 數(shù) 據(jù) 寄 存 器參 考 時 鐘 輸 入主 復(fù) 位字 裝 入 時 鐘1 位 4 0串 行 裝 入8 位 5 并行 裝 入頻 率 相 位 和 控 制 數(shù) 據(jù) 輸 入比 較 器1 0 位D A CQ O U TQ O U T BG N D+ V s模 擬 輸 出數(shù) 據(jù) 輸 入 寄 存 器＋－頻 率 更 新及 數(shù) 據(jù) 寄存 器 復(fù) 位A D 9 8 5 0D G N DD V D DR E S E TI O U TI O U T BA G N DA V D DD A C B L ( N C )V I N PV I N NA D 9 8 5 0 引 腳 排 列2 82 72 62 52 42 32 22 12 01 91 81 71 61 5D 4D 5D 6D 7 M S BD 1D 2D 1L S B D 0D G N DD V D DW _ C L KF Q _ U DC L K I NA G N DA V D DR s e tQ O U T BQ O U T1234567891 01 21 31 41 1V I N N專用 DDS集成芯片 —— AD9850 AD9850實(shí)現(xiàn)的 DDS信號發(fā)生器原理圖 U 1 A D 9 8 5 0D 0D 1D 2D 3D 4D 5D 6D 7W
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1