【正文】 基于VHDL的多路搶答器的設(shè)計(jì)方案1 緒論 隨著集成技術(shù)的發(fā)展，尤其是中、大規(guī)模和超大規(guī)模集成電路的發(fā)展，數(shù)字電子技術(shù)的應(yīng)用越來(lái)越多地滲透到國(guó)民經(jīng)濟(jì)的各個(gè)部門(mén)，目前數(shù)字電子技術(shù)已經(jīng)廣泛應(yīng)用于計(jì)算機(jī)、自動(dòng)控制、電子測(cè)量?jī)x表、電視、雷達(dá)、通信等各個(gè)領(lǐng)域。其中，搶答器就是典型的一種運(yùn)用數(shù)字集成的設(shè)備。在日常生活中，各種智力競(jìng)賽越來(lái)越多，而搶答器是必不可少的設(shè)備之一，答題時(shí)一般分為必答和搶答兩種。必答有時(shí)間限制，到時(shí)要告警。而搶答則要求參賽者做好充分準(zhǔn)備，由主持人宣讀完題目后，參賽者開(kāi)始搶答，誰(shuí)先按下按鈕，就由誰(shuí)答題，但競(jìng)賽過(guò)程中很難準(zhǔn)確判斷出誰(shuí)先按下按鍵，因此使用搶答器來(lái)完成這一功能是很有必要的。它能夠準(zhǔn)確、公正、直觀地判斷出首輪搶答者，并且通過(guò)搶答器的數(shù)碼顯示和警示蜂鳴等方式指示出首輪搶答者。以下幾章主要介紹搶答器的搶答鑒別、計(jì)分和報(bào)警功能的實(shí)現(xiàn)，VHDL語(yǔ)言的特點(diǎn)及發(fā)展趨勢(shì)。 2 整體方案設(shè)計(jì)一般來(lái)說(shuō)，設(shè)計(jì)一臺(tái)智能搶答器，必須能夠準(zhǔn)確判斷出第一位搶答者，并且通過(guò)數(shù)顯、蜂鳴這些途徑能讓人們很容易得知誰(shuí)是搶答成功者，并設(shè)置一定的回答限制時(shí)間，讓搶答者在規(guī)定時(shí)間內(nèi)答題，主持人根據(jù)答題結(jié)果實(shí)行增減分的操作，并將分?jǐn)?shù)顯示在屏幕上，評(píng)出最終贏家。所以我們?cè)谠O(shè)計(jì)智能搶答器的模塊需要滿(mǎn)足鑒別、計(jì)時(shí)、計(jì)分、數(shù)顯等功能，具體設(shè)計(jì)要求如下： （1）搶答器可容納四組選手，并為每組選手設(shè)置一個(gè)按鈕供搶答者使用；為主持人設(shè)置一個(gè)控制按鈕，用來(lái)控制系統(tǒng)清零（組別顯示數(shù)碼管滅燈）和搶答開(kāi)始； （2）電路具有對(duì)第一搶答信號(hào)的鎖存、鑒別和顯示等功能。在主持人將系統(tǒng)復(fù)位并發(fā)出搶答指令后，蜂鳴器提示搶答開(kāi)始，計(jì)時(shí)顯示器顯示初始時(shí)間并開(kāi)始倒計(jì)時(shí)，若參賽選手按下?lián)尨鸢粹o，則該組別的信號(hào)立即被鎖存，并在組別顯示器上顯示該組別，同時(shí)揚(yáng)聲器也給出音響提示，此時(shí)，電路具備自鎖功能，使其他搶答按鈕不起作用。 （3）如果無(wú)人搶答，計(jì)時(shí)器倒計(jì)時(shí)到零，蜂鳴器有搶答失敗提示，主持人可以按復(fù)位鍵，開(kāi)始新一輪的搶答。 （4）搶答器具有限時(shí)搶答的功能，且一次搶答的時(shí)間由主持人設(shè)定，本搶答時(shí)間設(shè)定為60秒。當(dāng)主持人啟動(dòng)開(kāi)始鍵后，要求計(jì)時(shí)器采用倒計(jì)時(shí)，同時(shí)最后十秒揚(yáng)聲器會(huì)發(fā)出聲響提示； （5）參賽選手在設(shè)定的時(shí)間內(nèi)搶答，則搶答有效，定時(shí)器停止工作，主持人根據(jù)搶答結(jié)果給出分?jǐn)?shù)，并由數(shù)碼管顯示選手的組別搶答分?jǐn)?shù)，并一直保持到主持人將系統(tǒng)清零為止。本設(shè)計(jì)為四路智能搶答器，所以這種搶答器要求有四路不同組別的搶答輸入信號(hào)，并能識(shí)別最先搶答的信號(hào)，直觀地通過(guò)數(shù)顯和蜂鳴等方式顯示出組別；對(duì)回答問(wèn)題所用的時(shí)間進(jìn)行計(jì)時(shí)、顯示、超時(shí)報(bào)警、預(yù)置答題時(shí)間，同時(shí)該系統(tǒng)還應(yīng)有復(fù)位、倒計(jì)時(shí)啟動(dòng)功能。搶答過(guò)程：主持人按下系統(tǒng)復(fù)位鍵（RST），系統(tǒng)進(jìn)入搶答狀態(tài)，計(jì)時(shí)模塊和計(jì)分模塊輸出初始信號(hào)給數(shù)碼顯示模塊并顯示出初始值。當(dāng)某參賽組搶先將搶答鍵按下時(shí)，系統(tǒng)將其余三路搶答信號(hào)封鎖，同時(shí)揚(yáng)聲器發(fā)出聲音提示，組別顯示模塊送出信號(hào)給數(shù)碼顯示模塊，從而顯示出該搶答成功組臺(tái)號(hào)，并一直保持到下一輪主持人將系統(tǒng)清零為止。主持人對(duì)搶答結(jié)果進(jìn)行確認(rèn)，隨后，計(jì)時(shí)模塊送出倒計(jì)時(shí)計(jì)數(shù)允許信號(hào)，開(kāi)始回答問(wèn)題，計(jì)時(shí)顯示器則從初始值開(kāi)始以計(jì)時(shí)，在規(guī)定的時(shí)間內(nèi)根據(jù)答題的正誤來(lái)確定加分或減分，并通過(guò)數(shù)碼顯示模塊將成績(jī)顯示出來(lái)。計(jì)時(shí)至0時(shí)，停止計(jì)時(shí)，揚(yáng)聲器發(fā)出超時(shí)報(bào)警信號(hào)，以中止未回答完問(wèn)題。當(dāng)主持人給出倒計(jì)時(shí)停止信號(hào)時(shí)，揚(yáng)聲器停止鳴叫。若參賽者在規(guī)定時(shí)間內(nèi)回答完為題，主持人可給出倒計(jì)時(shí)計(jì)數(shù)停止信號(hào)，以免揚(yáng)聲器鳴叫。主持人按下復(fù)位鍵，即RST為高電平有效狀態(tài)，清除前一次的搶答組別，又可開(kāi)始新的一輪的搶答。此搶答器的設(shè)計(jì)中采用自頂向下的設(shè)計(jì)思路，運(yùn)用VHDL硬件描述語(yǔ)言對(duì)各個(gè)模塊進(jìn)行層次化、系統(tǒng)化的描述，并且先設(shè)計(jì)一個(gè)頂層文件，再把各個(gè)模塊連接起來(lái)。【3】系統(tǒng)的總體框圖如下： 圖21系統(tǒng)的總體框圖 子模塊的設(shè)計(jì)思想和實(shí)現(xiàn)根據(jù)對(duì)搶答器的功能要求，把要設(shè)計(jì)的系統(tǒng)劃分為五個(gè)功能模塊：搶答信號(hào)鑒別模塊、計(jì)時(shí)模塊、計(jì)分模塊、數(shù)碼顯示模塊和揚(yáng)聲器控制電路，具體的說(shuō)，顯示模塊又包含最先搶答的組別顯示電路、計(jì)時(shí)值顯示電路和計(jì)分顯示電路。計(jì)時(shí)模塊、計(jì)分模塊、數(shù)碼顯示模塊和揚(yáng)聲器控制電路， 搶答鑒別模塊搶答鑒別模塊用來(lái)準(zhǔn)確直觀地判斷A、B、C、D四組搶答者誰(shuí)最先按下按鈕,并為顯示端送出信號(hào)，通過(guò)數(shù)顯和蜂鳴等途徑使觀眾能夠清楚地知道是哪一組搶答成功，是整個(gè)系統(tǒng)的核心部分。同時(shí)組別顯示端為下一模塊輸入信號(hào)，以方便主持人為該組搶答成功者進(jìn)行加減分的操作。 搶答鑒別模塊的元件圖如下圖所示： 圖31 鑒別模塊元件框圖 引腳作用：輸入信號(hào)：各組的搶答按鈕A、B、C、D，系統(tǒng)清零信號(hào)INI。輸出信號(hào)： 各組的搶答按鈕顯示端ABCD1，組別顯示端G[3..0]。原理：第一個(gè)按下鍵的小組，搶答信號(hào)判定電路LOCK通過(guò)緩沖輸出信號(hào)的反饋將本參賽組搶先按下按鍵的信號(hào)鎖存，并且以異步清零的方式將其他參賽組的鎖存器清零，組別顯示、計(jì)時(shí)和計(jì)分會(huì)保存到主持人對(duì)系統(tǒng)進(jìn)行清零操作時(shí)為止。當(dāng)INI=1時(shí)系統(tǒng)復(fù)位，使組別顯示信號(hào)G=0000，各組的指示燈信號(hào)A1=0，B1=0，C1=0，D1=0；當(dāng)INI=0，即低電平有效，使其進(jìn)入搶答鑒別狀態(tài)，到CLK的上升沿到來(lái)時(shí)，以A組搶答成功為例，當(dāng)輸入信號(hào)為A=1，B=0，C=0，D=0，輸出信號(hào)G=1000，A1=1，即為鑒別出A組搶答成功，同時(shí)屏蔽其他組的輸入信號(hào)，以免發(fā)生錯(cuò)誤。同理其他組別搶答成功也是這樣的鑒別過(guò)程?！?】備注：理論上來(lái)說(shuō)，A、B、C、D四組搶答，應(yīng)該有從0000—1111等16種可能情況，但是由于時(shí)鐘信號(hào)的頻率很高而且是在時(shí)鐘信號(hào)上升沿的狀況下才做出的鑒別，所以在這里兩組以上同時(shí)搶答成功的可能性非常小，因此可以只設(shè)計(jì)四種情況，即A、B、C、D分別為1000、0100、000001，這大大簡(jiǎn)化了電路的設(shè)計(jì)復(fù)雜性。其用VHDL語(yǔ)言進(jìn)行編程的流程圖如下圖所示： 圖32 搶答鑒別模塊的流程圖 計(jì)時(shí)模塊當(dāng)搶答鑒別模塊成功判別出最先按下?lián)尨鸢粹o的參賽組后，在成功鑒別出哪組最先搶答后，主持人按下計(jì)時(shí)信號(hào)，則進(jìn)入計(jì)時(shí)狀態(tài)。計(jì)時(shí)模塊可分作兩部分：（1）預(yù)置數(shù)；（2）60秒倒計(jì)時(shí)。60秒時(shí)間用兩個(gè)數(shù)碼管QA，QB顯示，其中QA表示60秒的個(gè)位，QB表示60秒的十位。計(jì)時(shí)模塊開(kāi)始工作從預(yù)置初始值開(kāi)始以秒計(jì)時(shí)，計(jì)時(shí)至0秒時(shí)停止，時(shí)間耗盡時(shí)，揚(yáng)聲器會(huì)發(fā)出超時(shí)報(bào)警信號(hào)，以中止答題。 圖