【正文】 基于VHDL的多路搶答器的設(shè)計方案1 緒論 隨著集成技術(shù)的發(fā)展，尤其是中、大規(guī)模和超大規(guī)模集成電路的發(fā)展，數(shù)字電子技術(shù)的應(yīng)用越來越多地滲透到國民經(jīng)濟的各個部門，目前數(shù)字電子技術(shù)已經(jīng)廣泛應(yīng)用于計算機、自動控制、電子測量儀表、電視、雷達、通信等各個領(lǐng)域。其中，搶答器就是典型的一種運用數(shù)字集成的設(shè)備。在日常生活中，各種智力競賽越來越多，而搶答器是必不可少的設(shè)備之一，答題時一般分為必答和搶答兩種。必答有時間限制，到時要告警。而搶答則要求參賽者做好充分準(zhǔn)備，由主持人宣讀完題目后，參賽者開始搶答，誰先按下按鈕，就由誰答題，但競賽過程中很難準(zhǔn)確判斷出誰先按下按鍵，因此使用搶答器來完成這一功能是很有必要的。它能夠準(zhǔn)確、公正、直觀地判斷出首輪搶答者，并且通過搶答器的數(shù)碼顯示和警示蜂鳴等方式指示出首輪搶答者。以下幾章主要介紹搶答器的搶答鑒別、計分和報警功能的實現(xiàn)，VHDL語言的特點及發(fā)展趨勢。 2 整體方案設(shè)計一般來說，設(shè)計一臺智能搶答器，必須能夠準(zhǔn)確判斷出第一位搶答者，并且通過數(shù)顯、蜂鳴這些途徑能讓人們很容易得知誰是搶答成功者，并設(shè)置一定的回答限制時間，讓搶答者在規(guī)定時間內(nèi)答題，主持人根據(jù)答題結(jié)果實行增減分的操作，并將分?jǐn)?shù)顯示在屏幕上，評出最終贏家。所以我們在設(shè)計智能搶答器的模塊需要滿足鑒別、計時、計分、數(shù)顯等功能，具體設(shè)計要求如下： （1）搶答器可容納四組選手，并為每組選手設(shè)置一個按鈕供搶答者使用；為主持人設(shè)置一個控制按鈕，用來控制系統(tǒng)清零（組別顯示數(shù)碼管滅燈）和搶答開始； （2）電路具有對第一搶答信號的鎖存、鑒別和顯示等功能。在主持人將系統(tǒng)復(fù)位并發(fā)出搶答指令后，蜂鳴器提示搶答開始，計時顯示器顯示初始時間并開始倒計時，若參賽選手按下?lián)尨鸢粹o，則該組別的信號立即被鎖存，并在組別顯示器上顯示該組別，同時揚聲器也給出音響提示，此時，電路具備自鎖功能，使其他搶答按鈕不起作用。 （3）如果無人搶答，計時器倒計時到零，蜂鳴器有搶答失敗提示，主持人可以按復(fù)位鍵，開始新一輪的搶答。 （4）搶答器具有限時搶答的功能，且一次搶答的時間由主持人設(shè)定，本搶答時間設(shè)定為60秒。當(dāng)主持人啟動開始鍵后，要求計時器采用倒計時，同時最后十秒揚聲器會發(fā)出聲響提示； （5）參賽選手在設(shè)定的時間內(nèi)搶答，則搶答有效，定時器停止工作，主持人根據(jù)搶答結(jié)果給出分?jǐn)?shù)，并由數(shù)碼管顯示選手的組別搶答分?jǐn)?shù)，并一直保持到主持人將系統(tǒng)清零為止。本設(shè)計為四路智能搶答器，所以這種搶答器要求有四路不同組別的搶答輸入信號，并能識別最先搶答的信號，直觀地通過數(shù)顯和蜂鳴等方式顯示出組別；對回答問題所用的時間進行計時、顯示、超時報警、預(yù)置答題時間，同時該系統(tǒng)還應(yīng)有復(fù)位、倒計時啟動功能。搶答過程：主持人按下系統(tǒng)復(fù)位鍵（RST），系統(tǒng)進入搶答狀態(tài)，計時模塊和計分模塊輸出初始信號給數(shù)碼顯示模塊并顯示出初始值。當(dāng)某參賽組搶先將搶答鍵按下時，系統(tǒng)將其余三路搶答信號封鎖，同時揚聲器發(fā)出聲音提示，組別顯示模塊送出信號給數(shù)碼顯示模塊，從而顯示出該搶答成功組臺號，并一直保持到下一輪主持人將系統(tǒng)清零為止。主持人對搶答結(jié)果進行確認(rèn)，隨后，計時模塊送出倒計時計數(shù)允許信號，開始回答問題，計時顯示器則從初始值開始以計時，在規(guī)定的時間內(nèi)根據(jù)答題的正誤來確定加分或減分，并通過數(shù)碼顯示模塊將成績顯示出來。計時至0時，停止計時，揚聲器發(fā)出超時報警信號，以中止未回答完問題。當(dāng)主持人給出倒計時停止信號時，揚聲器停止鳴叫。若參賽者在規(guī)定時間內(nèi)回答完為題，主持人可給出倒計時計數(shù)停止信號，以免揚聲器鳴叫。主持人按下復(fù)位鍵，即RST為高電平有效狀態(tài)，清除前一次的搶答組別，又可開始新的一輪的搶答。此搶答器的設(shè)計中采用自頂向下的設(shè)計思路，運用VHDL硬件描述語言對各個模塊進行層次化、系統(tǒng)化的描述，并且先設(shè)計一個頂層文件，再把各個模塊連接起來?！?】系統(tǒng)的總體框圖如下： 圖21系統(tǒng)的總體框圖 子模塊的設(shè)計思想和實現(xiàn)根據(jù)對搶答器的功能要求，把要設(shè)計的系統(tǒng)劃分為五個功能模塊：搶答信號鑒別模塊、計時模塊、計分模塊、數(shù)碼顯示模塊和揚聲器控制電路，具體的說，顯示模塊又包含最先搶答的組別顯示電路、計時值顯示電路和計分顯示電路。計時模塊、計分模塊、數(shù)碼顯示模塊和揚聲器控制電路， 搶答鑒別模塊搶答鑒別模塊用來準(zhǔn)確直觀地判斷A、B、C、D四組搶答者誰最先按下按鈕,并為顯示端送出信號，通過數(shù)顯和蜂鳴等途徑使觀眾能夠清楚地知道是哪一組搶答成功，是整個系統(tǒng)的核心部分。同時組別顯示端為下一模塊輸入信號，以方便主持人為該組搶答成功者進行加減分的操作。 搶答鑒別模塊的元件圖如下圖所示： 圖31 鑒別模塊元件框圖 引腳作用：輸入信號：各組的搶答按鈕A、B、C、D，系統(tǒng)清零信號INI。輸出信號： 各組的搶答按鈕顯示端ABCD1，組別顯示端G[3..0]。原理：第一個按下鍵的小組，搶答信號判定電路LOCK通過緩沖輸出信號的反饋將本參賽組搶先按下按鍵的信號鎖存，并且以異步清零的方式將其他參賽組的鎖存器清零，組別顯示、計時和計分會保存到主持人對系統(tǒng)進行清零操作時為止。當(dāng)INI=1時系統(tǒng)復(fù)位，使組別顯示信號G=0000，各組的指示燈信號A1=0，B1=0，C1=0，D1=0；當(dāng)INI=0，即低電平有效，使其進入搶答鑒別狀態(tài)，到CLK的上升沿到來時，以A組搶答成功為例，當(dāng)輸入信號為A=1，B=0，C=0，D=0，輸出信號G=1000，A1=1，即為鑒別出A組搶答成功，同時屏蔽其他組的輸入信號，以免發(fā)生錯誤。同理其他組別搶答成功也是這樣的鑒別過程?！?】備注：理論上來說，A、B、C、D四組搶答，應(yīng)該有從0000—1111等16種可能情況，但是由于時鐘信號的頻率很高而且是在時鐘信號上升沿的狀況下才做出的鑒別，所以在這里兩組以上同時搶答成功的可能性非常小，因此可以只設(shè)計四種情況，即A、B、C、D分別為1000、0100、000001，這大大簡化了電路的設(shè)計復(fù)雜性。其用VHDL語言進行編程的流程圖如下圖所示： 圖32 搶答鑒別模塊的流程圖 計時模塊當(dāng)搶答鑒別模塊成功判別出最先按下?lián)尨鸢粹o的參賽組后，在成功鑒別出哪組最先搶答后，主持人按下計時信號，則進入計時狀態(tài)。計時模塊可分作兩部分：（1）預(yù)置數(shù)；（2）60秒倒計時。60秒時間用兩個數(shù)碼管QA，QB顯示，其中QA表示60秒的個位，QB表示60秒的十位。計時模塊開始工作從預(yù)置初始值開始以秒計時，計時至0秒時停止，時間耗盡時，揚聲器會發(fā)出超時報警信號，以中止答題。 圖