硬件工程師手冊doc(已修改)
2025-11-10 10:11 本頁面
【正文】 硬件工程師手冊 1 3 第一節(jié) 硬件開發(fā)過程簡介 3 167。 硬件開發(fā)的基本過程 4 167。 硬件開發(fā)的規(guī)范化 4 第二節(jié) 硬件工程師職責(zé)與基本技能 4 167。 硬件工程師職責(zé) 4 167。 硬件工程師基本素質(zhì)與技術(shù) 5 第二章 硬件開發(fā)規(guī)范化管理 5 第一節(jié) 硬件開發(fā)流程 5 167。 硬件開發(fā)流程文件介紹 5 167。 硬件開發(fā)流程詳解 6 第二節(jié) 硬 件開發(fā)文檔規(guī)范 9 167。 硬件開發(fā)文檔規(guī)范文件介紹 9 167。 硬件開發(fā)文檔編制規(guī)范詳解 10 第三節(jié) 與硬件開發(fā)相關(guān)的流程文件介紹 11 167。 項(xiàng)目立項(xiàng)流程： 11 167。 項(xiàng)目實(shí)施管理流程： 12 167。 軟件開發(fā)流程： 12 167。 系統(tǒng)測試工作流程： 12 167。 中試接口流程 12 167。 內(nèi)部驗(yàn)收流程 13 第三章 硬件 EMC 設(shè)計(jì)規(guī)范 13 第一節(jié) CAD 輔助設(shè)計(jì) 14 第二節(jié) 可編程器件的使用 19 167。 FPGA 產(chǎn)品性能和技術(shù)參數(shù) 19 167。 FPGA 的開發(fā)工具的使用： 22 167。 EPLD 產(chǎn)品性能和技術(shù)參數(shù) 23 167。 MAX + PLUS II 開發(fā)工具 26 167。 VHDL 語音 33 第三節(jié) 常用的接口及總線設(shè)計(jì) 42 167。 接口標(biāo)準(zhǔn)： 42 167。 串口設(shè)計(jì)： 43 167。 并口設(shè)計(jì)及總線設(shè)計(jì)： 44 167。 RS － 232 接口總線 44 167。 RS － 422 和 RS－ 423 標(biāo)準(zhǔn)接口聯(lián)接方法 45 167。 RS － 485 標(biāo)準(zhǔn)接口與聯(lián)接方法 45 167。 .7 20mA 電流環(huán)路串行接口與聯(lián)接方法 47 第四節(jié) 單板硬件設(shè)計(jì)指南 48 硬件工程師手冊 2 167。 電源濾波： 48 167。 帶電插拔座： 48 167。 上下拉電阻： 49 167。 ID 的 標(biāo)準(zhǔn)電路 49 167。 高速時鐘線設(shè)計(jì) 50 167。 接口驅(qū)動及支持芯片 51 167。 復(fù)位電路 51 167。 Watchdog 電路 52 167。 單板調(diào)試端口設(shè)計(jì)及常用儀 器 53 第五節(jié) 邏輯電平設(shè)計(jì)與轉(zhuǎn)換 54 167。 TTL 、 ECL、 PECL、 CMOS 標(biāo)準(zhǔn) 54 167。 TTL 、 ECL、 MOS 互連與電平轉(zhuǎn)換 66 第六節(jié) 母板設(shè)計(jì)指南 67 167。 公司常用母板簡介 67 167。 高速傳線理論與設(shè)計(jì) 70 167。 總線阻抗匹配、總線驅(qū)動與端接 76 167。 布線策略與電磁干擾 79 第七節(jié) 單板軟件開發(fā) 81 167。 常用 CPU 介紹 81 167。 開發(fā)環(huán)境 82 167。 單板軟件調(diào)試 82 167。 編程規(guī)范 82 第八節(jié) 硬件整體設(shè)計(jì) 88 167。 接地設(shè)計(jì) 88 167。 電源設(shè)計(jì) 91 第九節(jié) 時鐘、同步與時鐘分配 95 167。 時鐘信號的作用 95 167。 時鐘原理、性能指標(biāo)、測試 102 第十節(jié) DSP 技術(shù) 108 167。3 . DSP 概述 108 167。 DSP 的特點(diǎn)與應(yīng)用
公司管理相關(guān)推薦
鄂ICP備17016276號-1