集成電路設(shè)計(jì)導(dǎo)論ppt課件(已修改)
2025-05-11 03:20 本頁面
【正文】 電子科學(xué)與工程學(xué)院 南京郵電大學(xué) 2022612 1 第 1章 集成電路設(shè)計(jì)導(dǎo)論 微電子（集成電路）技術(shù)概述 集成電路設(shè)計(jì)步驟及方法 電子科學(xué)與工程學(xué)院 南京郵電大學(xué) 2022612 2 ?“ 自底向上 ” （ Bottomup） “ 自底向上 ” 的設(shè)計(jì)路線 ， 即自工藝開始 ， 先進(jìn)行單元設(shè)計(jì) ， 在精心設(shè)計(jì)好各單元后逐步向上進(jìn)行功能塊 、 子系統(tǒng)設(shè)計(jì)直至最終完成整個(gè)系統(tǒng)設(shè)計(jì) 。 在模擬 IC和較簡單的數(shù)字 IC設(shè)計(jì)中 ， 大多仍采用 “ 自底向上 ” 的設(shè)計(jì)方法 。 ?“ 自頂向下 ” （ Topdown） 其設(shè)計(jì)步驟與“自底向上”步驟相反。設(shè)計(jì)者首先進(jìn)行行為設(shè)計(jì)；其次進(jìn)行結(jié)構(gòu)設(shè)計(jì)；接著把各子單元轉(zhuǎn)換成邏輯圖或電路圖；最后將電路圖轉(zhuǎn)換成版圖。 集成電路設(shè)計(jì)步驟 電子科學(xué)與工程學(xué)院 南京郵電大學(xué) 2022612 3 功 能 要 求系 統(tǒng) 建 模（ M a t l a b 等 ）電 路 仿 真手 工 設(shè) 計(jì)版 圖后 仿 真滿 足滿 足不 滿 足不 滿 足行 為 設(shè) 計(jì)（ V e r i l o g / V H D L ）行 為 仿 真時(shí) 序 仿 真版 圖 自 動(dòng)布 局 、 布 線流 片 、 封 裝 、 測 試不 滿 足滿 足滿 足不 滿 足不 滿 足功 能 要 求后 仿 真綜 合 、 優(yōu) 化網(wǎng) 表滿 足流 片 、 封 裝 、 測 試VLSI數(shù)字 IC的設(shè)計(jì)流圖 模
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1