freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

全天候溫度紀(jì)錄儀的設(shè)計(jì)與fpga實(shí)現(xiàn)控溫項(xiàng)目方案(已修改)

2025-05-07 13:47 本頁(yè)面
 

【正文】 全天候溫度紀(jì)錄儀的設(shè)計(jì)與FPGA實(shí)現(xiàn)控溫項(xiàng)目方案一、 設(shè)計(jì)相關(guān) 設(shè)計(jì)題目全天候溫度紀(jì)錄儀的設(shè)計(jì)與FPGA實(shí)現(xiàn) 選題背景當(dāng)今電子產(chǎn)品正向功能多元化,體積最小化,功耗最低化的方向發(fā)展。它與傳統(tǒng)的電子產(chǎn)品在設(shè)計(jì)上的顯著區(qū)別是大量使用大規(guī)??删幊踢壿嬈骷巩a(chǎn)品的性能提高,體積縮小,功耗降低同時(shí)廣泛運(yùn)用現(xiàn)代計(jì)算機(jī)技術(shù),提高產(chǎn)品的自動(dòng)化程度和競(jìng)爭(zhēng)力,縮短研發(fā)周期。FPGA開(kāi)發(fā)技術(shù)正是為了適應(yīng)現(xiàn)代電子技術(shù)的要求,吸收眾多學(xué)科最新科技成果而形成的一門新技術(shù)?;赩erilog HDL語(yǔ)言的設(shè)計(jì)開(kāi)發(fā)更是靈活多變,容易上手,方便開(kāi)發(fā)人員開(kāi)發(fā)新產(chǎn)品。時(shí)代在發(fā)展,人們的物質(zhì)生活水平在不斷提高,新產(chǎn)品、新技術(shù)層出不窮,電子技術(shù)的發(fā)展更是日新月異??梢院敛豢鋸埖恼f(shuō),電子技術(shù)的應(yīng)用無(wú)處不在,電子技術(shù)正在不斷地改變我們的生活,改變著我們的世界。一個(gè)方便實(shí)用的溫度計(jì)對(duì)于大眾來(lái)說(shuō)更是生活中不可或缺的一件產(chǎn)品。美國(guó)ALTERA公司的可編程邏輯器件采用全新的結(jié)構(gòu)和先進(jìn)的技術(shù),加上最新的QUARTUS開(kāi)發(fā)環(huán)境,更具有高性能,開(kāi)發(fā)周期短等特點(diǎn),十分方便進(jìn)行電子產(chǎn)品的開(kāi)發(fā)和設(shè)計(jì)本節(jié)將從FPGA嵌入式應(yīng)用開(kāi)發(fā)技術(shù)與溫度計(jì)發(fā)展的客觀實(shí)際出發(fā),通過(guò)對(duì)該技術(shù)發(fā)展?fàn)顩r的了解,以及課題本身的需要,指出研究基于FPGA的芯片系統(tǒng)與設(shè)計(jì)——全天候溫度記錄儀的設(shè)計(jì)與實(shí)現(xiàn)的必要性。 設(shè)計(jì)要求本設(shè)計(jì)要求設(shè)計(jì)一個(gè)溫度計(jì),通過(guò)溫度傳感器(DS18B20)周期的測(cè)量溫度數(shù)據(jù),同時(shí)將數(shù)據(jù)存儲(chǔ)在EEPROM AT24C02中,在需要讀取數(shù)據(jù)溫度紀(jì)錄時(shí),讀出溫度紀(jì)錄至板載LCD(1602)液晶顯示器顯示。二、 系統(tǒng)設(shè)計(jì) 系統(tǒng)設(shè)計(jì)圖圖21 系統(tǒng)設(shè)計(jì)圖 系統(tǒng)設(shè)計(jì)說(shuō)明本設(shè)計(jì)是基于FPGA的溫度記錄儀,整體系統(tǒng)設(shè)計(jì)如下,首先由FPGA控制器驅(qū)動(dòng)DS18B02溫度傳感器對(duì)當(dāng)前溫度進(jìn)行周期性采集,并且對(duì)采集到的數(shù)據(jù)進(jìn)行處理,然后存入EEPROM AT24C02只讀存儲(chǔ)器,最后利用LCD1602液晶顯示屏進(jìn)行顯示。同時(shí)本系統(tǒng)通過(guò)向用戶提供按鍵,方便用戶讀取歷史溫度記錄。三、 硬件設(shè)計(jì) FPGA簡(jiǎn)介 1 FPGA芯片的介紹FPGA是現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array)的簡(jiǎn)稱,與之相應(yīng)的CPLD是復(fù)雜可編程邏輯器件(Complex Programmable Logic Device)的簡(jiǎn)稱,兩者的功能基本相同,只是實(shí)現(xiàn)原理略有不同,所以有時(shí)可以忽略這兩者的區(qū)別,統(tǒng)稱為可編程邏輯器件。 FPGA基本結(jié)構(gòu)FPGA具有可編程門陣列的通用結(jié)構(gòu),它由邏輯功能塊排成陣列,并由可編程的互連資源連接這些邏輯功能塊來(lái)實(shí)現(xiàn)不同的設(shè)計(jì)。FPGA一般由3種可編程電路和一個(gè)用于存放編程數(shù)據(jù)的靜態(tài)存儲(chǔ)器SRAM組成。這3種可編程電路是:可編程邏輯模塊、輸入/輸出模塊(IOBI/O Block)和互連資源??删幊踢壿嬆KCLB是實(shí)現(xiàn)邏輯功能的基本單元,它們通常規(guī)則的排列成一個(gè)陣列,散布于整個(gè)芯片;可編程輸入/輸出模塊(IOB)主要完成芯片上的邏輯與外部封裝腳的接口,它通常排列在芯片的四周;可編程互連資源包括各種長(zhǎng)度的連接線段和一些可編程連接開(kāi)關(guān),它們將各個(gè)CLB之間或CLB、IOB之間以及IOB之間連接起來(lái),構(gòu)成特定功能的電路。(1) CLB是FPGA的主要組成部分。圖31是CLB基本結(jié)構(gòu)框圖,它主要由邏輯函數(shù)發(fā)生器、觸發(fā)器、數(shù)據(jù)選擇器等電路組成。CLB中3個(gè)邏輯函數(shù)發(fā)生器分別是G、F和H,相應(yīng)的輸出是G’、F’和H’。G有4個(gè)輸入變量GGG3和G4;F也有4個(gè)輸入變量FFF3和F4。這兩個(gè)函數(shù)發(fā)生器是完全獨(dú)立的,均可以實(shí)現(xiàn)4輸入變量的任意組合邏輯函數(shù)。邏輯函數(shù)發(fā)生器H有3個(gè)輸入信號(hào);前兩個(gè)是函數(shù)發(fā)生器的輸出G’和F’,而另一個(gè)輸入信號(hào)是來(lái)自信號(hào)變換電路的輸出H1。這個(gè)函數(shù)發(fā)生器能實(shí)現(xiàn)3輸入變量的各種組合函數(shù)。這3個(gè)函數(shù)發(fā)生器結(jié)合起來(lái),可實(shí)現(xiàn)多達(dá)9變量的邏輯函數(shù)。CLB中有許多不同規(guī)格的數(shù)據(jù)選擇器(四選一、二選一等),通過(guò)對(duì)CLB內(nèi)部數(shù)據(jù)選擇器的編程,邏輯函數(shù)發(fā)生器G、F和H的輸出可以連接到CLB輸出端X或Y,并用來(lái)選擇觸發(fā)器的激勵(lì)輸入信號(hào)、時(shí)鐘有效邊沿、時(shí)鐘使能信號(hào)以及輸出信號(hào)。這些數(shù)據(jù)選擇器的地址控制信號(hào)均由編程信息提供,從而實(shí)現(xiàn)所需的電路結(jié)構(gòu)。CLB中的邏輯函數(shù)發(fā)生器F和G均為查找表結(jié)構(gòu),其工作原理類似于ROM。F和G的輸入等效于ROM的地址碼,通過(guò)查找ROM中的地址表可以得到相應(yīng)的組合邏輯函數(shù)輸出。另一方面,邏輯函數(shù)發(fā)生器F和G還可以作為器件內(nèi)高速RAM或小的可讀寫存儲(chǔ)器使用,它由信號(hào)變換電路控制。(2) 輸入/輸出模塊IOB。IOB提供了器件引腳和內(nèi)部邏輯陣列之間的連接。它主要由輸入觸發(fā)器、輸入緩沖器和輸出觸發(fā)/鎖存器、輸出緩沖器組成。每個(gè)IOB控制一個(gè)引腳,它們可被配置為輸入、輸出或雙向I/O功能。當(dāng)IOB控制的引腳被定義為輸入時(shí),通過(guò)該引腳的輸入信號(hào)先送入輸入緩沖器。緩沖器的輸出分成兩路:一路可以直接送到MUX,另一路經(jīng)延時(shí)幾納秒(或者不延時(shí))送到輸入通路D觸發(fā)器,再送到數(shù)據(jù)選擇器。通過(guò)編程給數(shù)據(jù)選擇器不同的控制信息,確定送至CLB陣列的I1和I2是來(lái)自輸入緩沖器,還是來(lái)自觸發(fā)器。圖31 CLB基本結(jié)構(gòu)當(dāng)IOB控制的引腳被定義為輸出時(shí),CLB陣列的輸出信號(hào)OUT也可以有兩條傳輸途徑:一條是直接經(jīng)MUX送至輸出緩沖器,另一條是先存入輸出通路D觸發(fā)器,再送至輸出緩沖器。IOB輸出端配有兩只MOS管,它們的柵極均可編程,使MOS管導(dǎo)通或截止,分別經(jīng)上拉電阻接通VCC、地線或者不接通,用以改善輸出波形和負(fù)載能力。(3) 可編程互連資源IR。可編程互連資源IR可以將FPGA內(nèi)部的CLB和CLB之間、CLB和IOB之間連接起來(lái),構(gòu)成各種具有復(fù)雜功能的系統(tǒng)。IR主要由許多金屬線段構(gòu)成,這些金屬線段帶有可編程開(kāi)關(guān),通過(guò)自動(dòng)布線實(shí)現(xiàn)各種電路的連接。 FPGA一般設(shè)計(jì)流程圖 32 FPGA設(shè)計(jì)流程圖 LCD1602液晶顯示 LCD 1602實(shí)物顯示:圖 33 LCD1602實(shí)物圖 功能:用來(lái)顯示當(dāng)前的溫度值,和顯示查詢的溫度值。 接口信號(hào)說(shuō)明:表 31 接口信號(hào)表 時(shí)序圖圖 34 時(shí)序圖 LCD 1602指令1) 0X38設(shè)置為16*2顯示,5*7點(diǎn)陣,8位數(shù)據(jù)接口2) 0X0C說(shuō)明 這里0C表示的是開(kāi)顯示,不顯示光標(biāo),光標(biāo)不顯示,完整描述如下:指令碼:00001DBC D=1 開(kāi)顯示 D=0 關(guān)顯示
點(diǎn)擊復(fù)制文檔內(nèi)容
公司管理相關(guān)推薦
文庫(kù)吧 www.dybbs8.com
公安備案圖鄂ICP備17016276號(hào)-1