dsp課件第二章tms320lf240x硬件結(jié)構(gòu)(已修改)
2025-03-05 13:32 本頁面
【正文】 第 2章 TMS320LF240x硬件結(jié)構(gòu) CPU ? 先進(jìn)的多總線結(jié)構(gòu)。 ? 32位中央算術(shù)邏輯運(yùn)算單元（ CALU） 。 ? 16位 16位的硬件乘法器（ MUL）。 ? 32位累加器（ ACC） 。 ? 輸入與輸出定標(biāo)寄存器。 ? 乘積定標(biāo)移位器。 ? 64 K字程序存儲器 、 64 K字?jǐn)?shù)據(jù)存儲器以及 64 K字 I/O空間 。 存儲器 指令系統(tǒng) ? 累加器 、 算術(shù)和邏輯運(yùn)算指令 。 ? 輔助寄存器和數(shù)據(jù)頁面指針指令 。 ? TREG、 PREG和乘法指令 。 ? 轉(zhuǎn)移指令 。 ? 控制指令 。 ? I/O和存儲器操作指令 。 片內(nèi)外設(shè) ? 看門狗 （ WD） 定時(shí)器模塊 。 ? 數(shù)字輸入輸出 （ I/O） 模塊 。 ? 事件管理器 （ EV） 模塊 。 ? 模數(shù)轉(zhuǎn)換器 （ ADC） 模塊 。 ? 串行通訊接口 （ SCI） 模塊 。 ? 串行外設(shè)接口 （ SPI） 模塊 。 ? CAN控制器模塊 。 ? 采用高性能靜態(tài) CMOS技術(shù) ， 供電電壓為 。 ? 可用 IDLE指令進(jìn)入低功耗模式 。 電源 ? 具有符合 （ JTAG） 。 在片仿真接口 速度 ?單周期定點(diǎn)指令的執(zhí)行時(shí)間為 50ns、 35ns或 25ns(20MIPS，或 40MIPS)。 TMS320LF240x的總線結(jié)構(gòu) ? PAB — 程序地址總線：提供訪問程序存儲區(qū)的地址。 ? DRAB — 數(shù)據(jù)讀地址總線：提供從數(shù)據(jù)存儲器讀取數(shù)據(jù)的地 址。 ? DWAB — 數(shù)據(jù)寫地址總線：提供寫數(shù)據(jù)存儲器的地址。 ? PRDB — 程序讀總線：它載有從程序存儲器讀取的指令代碼 及表格信息等，并送到 CPU。 ? DRDB — 數(shù)據(jù)讀總線：它將數(shù)據(jù)從數(shù)據(jù)存儲器載送到中央算 術(shù)邏輯單元（ CALU）和輔助寄存器單元（ ARAU）。 ? DWEB — 數(shù)據(jù)寫總線：它將數(shù)據(jù)送至程序存儲器和數(shù)據(jù)存儲 器。 ? 采用各自獨(dú)立的數(shù)據(jù)地址總線分別用于數(shù)據(jù)讀 DBAB和數(shù)據(jù)寫 DWAB，因此， CPU的讀寫可在一個(gè)周期內(nèi)進(jìn)行。 ? 獨(dú)立的程序空間和數(shù)據(jù)空間允許 CPU同時(shí)訪問指令和數(shù)據(jù)。 總線結(jié)構(gòu)特點(diǎn) TMS320LF240x系列芯片是 16位定點(diǎn) DSP，采用哈佛結(jié)構(gòu)，其程序和數(shù)據(jù)存儲器分別獨(dú)立且有各自的總線結(jié)構(gòu)。芯片內(nèi)部由 3部分組成：中央處理單元（ CPU）、存儲器及片內(nèi)外設(shè)。 CPU的基本組成包括： 32位中央算術(shù)邏輯運(yùn)算單元（ CALU） ； 32位累加器（ ACC） ；輸入與輸出數(shù)據(jù)比例移位器； 16位 16位的乘法器（ MUL）以及乘積比例移位器。 中央處理單元（ CPU） CPU功能結(jié)構(gòu)圖 ? 功能：將來自存儲器的 16位數(shù)據(jù)左移 0~16位送往中央算術(shù)邏輯單元（ CALU）。 ?
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1