[信息與通信]ch1_ch(已修改)
2025-02-26 15:11 本頁(yè)面
【正文】 VHDL 設(shè)計(jì) 第一章 概述 EDA技術(shù)及其發(fā)展 ?EDA： Electronics Design Automation ?EDA技術(shù)：依靠高性能計(jì)算機(jī)，利用EDA工具軟件，在可編程器件中實(shí)現(xiàn)既定的電路系統(tǒng)功能。 ?當(dāng)今的 EDA技術(shù)，更多的是指片上系統(tǒng)（ SOC， System On a Chip）設(shè)計(jì)。 EDA技術(shù)及其發(fā)展 ?EDA技術(shù)的發(fā)展進(jìn)程 ?CAD階段（ 20世紀(jì) 70～ 80年代） ?CAE階段（ 20世紀(jì) 80～ 90年代）CAE： Computer Aided Engineering ?EDA階段（ 20世紀(jì) 90年代至今） ?高級(jí)語(yǔ)言描述、系統(tǒng)仿真、綜合技術(shù) EDA技術(shù)及其發(fā)展 EDA工具 系統(tǒng)級(jí)設(shè)計(jì) 混合電路設(shè)計(jì) 綜合與仿真 數(shù)字電路設(shè)計(jì) 版圖設(shè)計(jì) PCB設(shè)計(jì) PLD開(kāi)發(fā) 模擬電路設(shè)計(jì) 高速電路設(shè)計(jì) EDA技術(shù)的功能和范疇 EDA技術(shù)及其發(fā)展 ?EDA技術(shù)進(jìn)入 21世紀(jì)后，得到了更大的發(fā)展，突出表現(xiàn)在以下幾個(gè)方面： ?使電子設(shè)計(jì)成果以自主知識(shí)產(chǎn)權(quán)的方式得以明確表達(dá)和確認(rèn)成為可能； ?在仿真和設(shè)計(jì)兩方面支持標(biāo)準(zhǔn)硬件描述語(yǔ)言的功能強(qiáng)大的 EDA軟件不斷推出； ?電子技術(shù)全方位納入 EDA領(lǐng)域； ?使得電子領(lǐng)域各學(xué)科的界限更加模糊，更加互為包容； EDA技術(shù)及其發(fā)展 ?更大規(guī)模的 FPGA和 CPLD器件的不斷推出； ?基于 EDA工具的 ASIC設(shè)計(jì)標(biāo)準(zhǔn)單元已涵蓋大規(guī)模電子系統(tǒng)及 IP核模塊； ?軟硬件 IP核在電子行業(yè)的產(chǎn)業(yè)領(lǐng)域、技術(shù)領(lǐng)域和設(shè)計(jì)應(yīng)用領(lǐng)域得到進(jìn)一步確認(rèn)； ?SoC高效低成本設(shè)計(jì)技術(shù)的成熟。 SOC ?SOPC時(shí)代已經(jīng)到來(lái) ?SOPC： SystemOnaProgrambleChip ?IP Core的不斷豐富和完善奠定了 SOPC的基礎(chǔ) ?先進(jìn)的百萬(wàn)門(mén)級(jí) FPGA開(kāi)發(fā)工具是 SOPC的主要平臺(tái) ?處理器 IP Core解決了 SOPC的最關(guān)鍵問(wèn)題 ?嵌入式領(lǐng)域關(guān)注問(wèn)題的差別 ?國(guó)外：芯片級(jí)嵌入－－ SOC、 SOPC設(shè)計(jì) ?國(guó)內(nèi)：芯片在板級(jí)的嵌入－－傳統(tǒng)的嵌入式設(shè)計(jì)方法 （ *引自“美國(guó)嵌入式采訪活動(dòng)紀(jì)要”－－王瑩） EDA技術(shù)及其發(fā)展 EDA技術(shù)及其發(fā)展 2022年 7月 Forbes 福布斯 報(bào)道 ?FPGA芯片叫板微處理器 如果沒(méi)有微處理器 ,電腦會(huì)怎樣 ?答案令人驚訝 它的處理速度比常規(guī)電腦更快 ,而且快出很多倍 ! 盡管 FPGA芯片的主頻要低于奔騰處理器 ,但是由于 FPGA芯片可并行處理多項(xiàng)任務(wù) ,因此處理速度要比奔騰處理器或數(shù)字信號(hào)處理器快得多 !在通用計(jì)算方面， FPGA仍然不敵 Intel的處理器。 美國(guó)贏通系統(tǒng)公司 （ Win Systems） 推出一款令人驚嘆的服務(wù)器 。 這款專為網(wǎng)站運(yùn)行而設(shè)計(jì)的服務(wù)器尺寸僅有 DVD播放機(jī)大小 ， 工作能力卻相當(dāng)于 ,甚至超過(guò) 50臺(tái)戴爾 、 IBM或 SUN公司售價(jià) 5000美元的服務(wù)器 。 贏通公司的這款服務(wù)器并未采用目前電腦中不可或缺的微處理器 ， 而是由FPGA芯片驅(qū)動(dòng) 。 EDA技術(shù)的實(shí)現(xiàn)目標(biāo)，要素 EDA技術(shù)最終實(shí)現(xiàn)目標(biāo)： ASIC 通過(guò)三種途徑來(lái)完成 EDA技術(shù) ASIC設(shè)計(jì) FPGA/CPLD 可編程 ASIC 設(shè)計(jì) 門(mén)陣列 （ MPGA）； 標(biāo)準(zhǔn)單元 （ CBIC）； 全定制； （ FCIC）； ASIC設(shè)計(jì) SOPC/SOC 混合 ASIC 設(shè)計(jì) ASIC原型驗(yàn)證系統(tǒng) DN9000K10 ? 低成本加高速使得原型驗(yàn)證成為硬 /軟件最理想的協(xié)同驗(yàn)證方法，而越來(lái)越多的 ASIC也選擇使用多 FPGA原型開(kāi)發(fā)板 。 DiNI Group在 IICChina 2022展出了其最新的邏輯原型驗(yàn)證系統(tǒng) DN9000K10。 采用 16 片 Virtex5 LX330 和 1 片 LX50T 實(shí)現(xiàn)高達(dá) 3200 萬(wàn)門(mén)級(jí)的 ASIC 驗(yàn)證任務(wù)； 28層PCB板 EDA技術(shù)的實(shí)現(xiàn)目標(biāo)，要素 HardCopy Stratix器件瞄準(zhǔn) ASIC市場(chǎng) ? 采用 Altera HardCopy器件，客戶就可以用同樣的 FPGA設(shè)計(jì)工具把 FPGA設(shè)計(jì)移植到 HardCopy器件。流片（ NRE）費(fèi)用很小，設(shè)計(jì)完成后大約 18個(gè)月就可以得到成品器件。Altera的 QuartusⅡ 設(shè)計(jì)軟件支持所有 HardCopy器件，該軟件是業(yè)界首款具有開(kāi)發(fā) FPGA和類 ASIC低價(jià)位掩膜編程器件的設(shè)計(jì)流程。 EDA技術(shù)的實(shí)現(xiàn)目標(biāo)，要素 ?大規(guī)模可編
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1