eda課程設(shè)計(jì)---簡(jiǎn)易計(jì)算器設(shè)計(jì)(已修改)
2025-01-28 04:59 本頁(yè)面
【正文】 唐 山 學(xué) 院 EDA技術(shù) 課 程 設(shè) 計(jì) 題 目 簡(jiǎn)易計(jì)算器設(shè)計(jì) 系 (部) 信息工程系 班 級(jí) 11通信本1 姓 名 楊明興 學(xué) 號(hào) 4110214135 指導(dǎo)教師 申彥春、任麗棉 2013 年 9 月 2 日至 9 月 6 日 共 1 周EDA技術(shù) 課程設(shè)計(jì)任務(wù)書(shū)一、設(shè)計(jì)題目、內(nèi)容及要求 設(shè)計(jì)題目：簡(jiǎn)易計(jì)算器設(shè)計(jì)內(nèi)容及要求：（1）基本設(shè)計(jì)內(nèi)容1：設(shè)計(jì)簡(jiǎn)易通用型計(jì)算器，完成對(duì)數(shù)據(jù)通路的架構(gòu)，控制模塊和運(yùn)算器模塊的設(shè)計(jì)，可進(jìn)行加減乘除的基本運(yùn)算。（2）基本設(shè)計(jì)內(nèi)容2：加入動(dòng)態(tài)數(shù)碼管顯示驅(qū)動(dòng)（3）進(jìn)階設(shè)計(jì)內(nèi)容：對(duì)矩陣鍵盤(pán)的驅(qū)動(dòng)，得到矩陣鍵盤(pán)的掃描碼和去抖動(dòng)后的過(guò)濾碼（4）進(jìn)階設(shè)計(jì)內(nèi)容：實(shí)現(xiàn)二進(jìn)制轉(zhuǎn)BCD碼模塊的設(shè)計(jì)，以顯示十進(jìn)制運(yùn)算（5）進(jìn)階設(shè)計(jì)內(nèi)容：實(shí)現(xiàn)FSMD的總體架構(gòu)，并對(duì)其FSM的設(shè)計(jì)。設(shè)計(jì)要求：（1）根據(jù)任務(wù)要求確定電路各功能模塊； （2）寫(xiě)出設(shè)計(jì)程序；（3）分析時(shí)序仿真結(jié)果； （4）提交設(shè)計(jì)總結(jié)。二、設(shè)計(jì)原始資料 QuartusⅡ軟件；EDA實(shí)驗(yàn)箱；計(jì)算機(jī)一臺(tái)；三、要求的設(shè)計(jì)成果（課程設(shè)計(jì)說(shuō)明書(shū)、設(shè)計(jì)實(shí)物、圖紙等）課程設(shè)計(jì)說(shuō)明書(shū)1份，不少于2000字，應(yīng)包含設(shè)計(jì)原理分析、相關(guān)軟件介紹、仿真波形分析，實(shí)驗(yàn)箱下載驗(yàn)證等。四、進(jìn)程安排周1周3： 查閱資料，上機(jī)編寫(xiě)并調(diào)試設(shè)計(jì)程序；周4：整理、撰寫(xiě)說(shuō)明書(shū)；周5：課程設(shè)計(jì)答辯并提交設(shè)計(jì)說(shuō)明書(shū)。五、主要參考資料[1].《Verilog HDL入門(mén)》.北京航空航天大學(xué)出版社，[2].潘松，黃繼業(yè).《EDA技術(shù)實(shí)用教程》（第二版）.科學(xué)出版社，[3].焦素敏.《EDA應(yīng)用技術(shù)》.清華大學(xué)出版社，指導(dǎo)教師（簽名）：教研室主任（簽名）：課程設(shè)計(jì)成績(jī)?cè)u(píng)定表出勤情況出勤天數(shù) 缺勤天數(shù)成績(jī)?cè)u(píng)定出勤情況及設(shè)計(jì)過(guò)程表現(xiàn)（20分）課設(shè)答辯（20分）設(shè)計(jì)成果（60分）總成績(jī)（100分）提問(wèn)（答辯）問(wèn)題情況綜合評(píng)定 指導(dǎo)教師簽名： 年 月 日目錄1 引言 12 設(shè)計(jì)題目?jī)?nèi)容及要求 3：簡(jiǎn)易計(jì)算器的設(shè)計(jì) 3 3 3 FSM模塊 3 Filter模塊 4 ALU模塊 5 OP模塊 5 6 73電路仿真 8 II的簡(jiǎn)介 8 Quartus II功能 8 Quartus II的其他特性 9 Quartus II的操作頁(yè)面 9 12 134 設(shè)計(jì)總結(jié) 14參考文獻(xiàn) 151 引言FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，就好像一個(gè)電路試驗(yàn)板被放在了一個(gè)芯片里。一個(gè)出廠(chǎng)后的成品FPGA的邏輯塊和連接可以按照設(shè)計(jì)者而改變，所FPGA可以完成所需要的邏輯功能。FPGA一般來(lái)說(shuō)比ASIC（專(zhuān)用集成芯片）的速度要慢，無(wú)法完成
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1