常用時(shí)序模塊ppt課件(已修改)
2025-01-26 15:55 本頁面
【正文】 第五章 常用時(shí)序模塊 167。 52 MSI計(jì)數(shù)器及應(yīng)用 167。 53 MSI移位寄存器及應(yīng)用 167。 54 半導(dǎo)體存儲(chǔ)器 本章小結(jié) 167。 51 時(shí)序邏輯電路概述 定義 ：時(shí)序邏輯電路在任何時(shí)刻的輸出不僅取決于該時(shí)刻的輸入，而且還取決于電路的原來狀態(tài)。 電路構(gòu)成 ： 存儲(chǔ)電路（主要是觸發(fā)器，必不可少） 組合邏輯電路（可選）。 時(shí)序邏輯電路的狀態(tài)是由存儲(chǔ)電路來記憶和表示的。 時(shí)序邏輯電路的結(jié)構(gòu)框圖 167。 51 時(shí)序邏輯電路概述 按各觸發(fā)器接受時(shí)鐘信號(hào)的不同 分類 ： 同步時(shí)序電路： 各觸發(fā)器狀態(tài)的變化都在同一時(shí)鐘信號(hào)作用下同時(shí)發(fā)生 。 異步時(shí)序電路： 各觸發(fā)器狀態(tài)的變化不是同步發(fā)生的 ， 可能有一部分電路有公共的時(shí)鐘信號(hào) ， 也可能完全沒有公共的時(shí)鐘信號(hào) 。 本章內(nèi)容提要： 時(shí)序邏輯電路基本概念 、 時(shí)序邏輯電路的一般分析方法； 異步計(jì)數(shù)器 、 同步計(jì)數(shù)器 、 寄存器與移位寄存器的基本工作原理； 重點(diǎn)介紹幾種中規(guī)模集成器件及其應(yīng)用 、 介紹基于功能塊分析中規(guī)模時(shí)序邏輯電路的方法 。 167。 52 MSI計(jì)數(shù)器及應(yīng)用 部分常用 MSI計(jì)數(shù)器 異步計(jì)數(shù)器 74LS290/74LS90 同步計(jì)數(shù)器 74LS161/74LS163 同步十進(jìn)制可逆計(jì)數(shù)器 74LS192 計(jì)數(shù)器的應(yīng)用 部分常用集成計(jì)數(shù)器 1. 74LS290的外引腳圖 、 邏輯符號(hào)及邏輯功能 74LS290 2－ 5－ 10進(jìn)制計(jì)數(shù)器 (a) 外引腳圖 (b) 邏輯符號(hào) 輸出 CP輸入 異步置數(shù) 異步 2— 5— 10進(jìn)制計(jì)數(shù)器 74LS290/74LS90 74LS290功能表 CP1Q3Q2Q1 5進(jìn)制 CP0Q0 2進(jìn)制 CP下降沿有效 2． 基本工作方式 （ 1）二進(jìn)制計(jì)數(shù)：將計(jì)數(shù)脈沖由 CP0輸入，由Q0輸出 二進(jìn)制計(jì)數(shù)器 計(jì)數(shù)順序 計(jì)數(shù)器狀態(tài) CP0 Q0 0 0 1 1 2 0 2． 基本工作方式 （ 2）五進(jìn)制計(jì)數(shù)：將計(jì)數(shù)脈沖由 CP1輸入，由Q3 、 Q Q1 輸出 五進(jìn)制計(jì)數(shù)器 計(jì)數(shù)順序 計(jì)數(shù)器狀態(tài) CP1 Q3 Q2 Q1 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 0 0 0 2． 基本工作方式 （ 3） 8421BCD碼十進(jìn)制計(jì)數(shù)：將 Q0與 CP1相連 ,計(jì)數(shù)脈沖 CP由 CP0輸入 8421BCD碼十進(jìn)制計(jì)數(shù)器 計(jì)數(shù) 計(jì) 數(shù) 器 狀 態(tài) 順序 Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 0 0 0 0 二進(jìn)制 五進(jìn)制 2． 基本工作方式 （ 4） 5421BCD碼十進(jìn)制計(jì)數(shù)：把 CP0和 Q3相連，計(jì)數(shù)脈沖由 CP1輸入 5421BCD碼十進(jìn)制計(jì)數(shù)器 計(jì)數(shù) 計(jì) 數(shù) 器 狀 態(tài) 順序 Q0 Q3 Q2 Q1 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 1 0 0 0 6 1 0 0 1 7 1 0 1 0 8 1 0 1 1 9 1 1 0 0 10 0 0 0 0 五進(jìn)制 二進(jìn)制 （ 1）利用脈沖反饋法獲得 N進(jìn)制計(jì)數(shù)器 3． 應(yīng)用舉例 ① 構(gòu)成七進(jìn)制計(jì)數(shù)器 先構(gòu)成 8421BCD碼的 10進(jìn)制計(jì)數(shù)器； 再用脈沖反饋法 ， 令 R0B＝ Q2Q1Q0實(shí)
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1