【正文】 第 7章 DMA技術(shù) 2 第七章 DMA技術(shù) DMA 控制器 8237A 2 PC中的 DMA應(yīng)用 3 DMA 概述 1 ▲ 背景 ：程序控制方式和中斷方式都需 CPU的干預(yù)。對于高速、大批量的數(shù)據(jù)傳輸，若由 CPU一條一條執(zhí)行指令來完成數(shù)據(jù)交換，效率低下。 ▲ 原理 ： DMA(Direct Memory Access， 直接內(nèi)存?zhèn)鬏?)方式下，通過 專用接口 ，讓存儲器與高速外設(shè)之間 直接 交換數(shù)據(jù)，而無需 CPU的干預(yù)；并且內(nèi)存地址的修改、傳送開始和結(jié)束控制都由 硬件電路實(shí)現(xiàn) ，大大提高了傳輸速度。 ▲ 特點(diǎn) ：用 硬件控制 代替軟件控制。實(shí)現(xiàn)硬件控制的器件稱為 DMA控制器（ DMAC）。它是 DMA傳輸?shù)?核心器件 。 應(yīng)用場合 ：高速、大批量的數(shù)據(jù)傳輸。 DMA 控制器 3 一 概述 ? DMA控制器 2種工作狀態(tài) ▲被動工作狀態(tài) ： CPU對 DMAC進(jìn)行控制和指揮。例如：向 DMAC寫入內(nèi)存?zhèn)魉蛥^(qū)的 首地址 、傳送字節(jié)數(shù) 和 控制字 。此時， DMAC相當(dāng)于一個外設(shè)接口，稱為 總線從模塊 或 受控器 。 ▲主動工作狀態(tài) ： 進(jìn)行 DMA傳輸時， DMAC取代CPU，獲得總線控制權(quán)，成為總線的 主控者 ，向存儲器和外設(shè)發(fā)信號。 此時， DMAC稱 為 總線主模塊 或 主控器 。 4 (1) DMA的傳送過程 ? DMA的傳送過程 5 外 圍 電 路C P UD M A C接口外設(shè)內(nèi)存儲器①②③④⑤H L D A H L D AH O L D H R QD A C KD R E Q總 線當(dāng)外設(shè)有 DMA需求且就緒，向 DMAC發(fā)請求信號 DREQ。 DMAC收到請求后，通過 HOLD引腳向 CPU發(fā)總線請求信號 HRQ 。 CPU若允許 DMA傳輸，則釋放總線控制權(quán)，并發(fā)響應(yīng)信號 HLDA 。 DMAC收到 HLDA并獲得總線控制權(quán)后，向外設(shè)發(fā)應(yīng)答信號 DACK，通知其可以開始進(jìn)行 DMA傳輸。 D AC送出地址和控制信號，進(jìn)行外設(shè)與內(nèi)存間的數(shù)據(jù)傳輸。 數(shù)據(jù)傳輸結(jié)束后， DMAC通過的 HOLD引腳發(fā)撤銷總線請求。 CPU收到請求后，使 HLDA無效，同時收回總線控制權(quán)。 ① 當(dāng)外設(shè)有 DMA需求且準(zhǔn)備就緒，向 DMAC發(fā)出 DMA請求信號 DREQ。 ② DMAC收到 DMA請求后，通過 CPU的 HOLD引腳向CPU發(fā)出總線請求信號 HRQ。 ③ CPU收到總線請求后，若允許 DMA傳輸，則會在當(dāng)前總線周期結(jié)束后發(fā)出 DMA響應(yīng)信號 HLDA。 ▲ CPU釋放總線控制權(quán) （三組總線置高阻態(tài)）； ▲ CPU向 DMAC發(fā) HLDA信號 ，通知 DMAC， CPU已釋放了總線控制權(quán)。 6 ④ DMAC獲得總線的控制權(quán)，向外設(shè)發(fā) DMAC的應(yīng)答信號 DACK，通知外設(shè)可以開始進(jìn)行 DMA傳輸。 ⑤ DMAC送出地址和控制信號，進(jìn)行外設(shè)與內(nèi)存間的數(shù)據(jù)傳輸。 ⑥ 數(shù)據(jù)傳輸完畢后， DMAC通過 CPU的 HOLD引腳發(fā)出撤銷總線請求 信號。 CPU收到該信號后，使 HLDA無效，同時 收回對總線的控制權(quán) 。 7 一次 DMA傳送只需執(zhí)行一個 DMA周期，其時間相當(dāng)于一次 總線寫周期 的時間。 ? 單字節(jié)傳送方式 ▲每傳送完一個字節(jié)數(shù)據(jù)， DMA控制器放棄總線控制權(quán)。傳送下一個字節(jié)時，再重新申請使用總線。 ▲特點(diǎn) ： DMA控制器 不會長時間占用總線 。 CPU可在每個 DMA周期結(jié)束后立即控制總線。 CPU與 DMA控制器 輪流 控制系統(tǒng)總線，因此不會對系統(tǒng)運(yùn)行產(chǎn)生較大影響。 ▲缺點(diǎn) ： DMA傳輸效率低。 8 (2) DMA的傳送方式 9 允許 DMA DMAC發(fā)總線請求 CPU響應(yīng) DMA 放棄總線 DMAC控制 傳一個字節(jié) 放棄總線中斷請求 N DMA 放 棄 總 線 N Y Y DMA請求？ 塊結(jié)束否？ ? 數(shù)據(jù)塊傳輸方式 ▲DMA控制器獲得總線控制權(quán)后，可 連續(xù)傳輸 多個字節(jié)。只有當(dāng)字節(jié)全部傳送完畢，或被外部強(qiáng)制停止，它才釋放總線控制權(quán)。 ▲優(yōu)點(diǎn) ：傳輸效率高。 ▲缺點(diǎn) ： DMA傳輸期間 CPU長時間 不能控制總線，若一次傳輸?shù)臄?shù)據(jù)較多，會對系統(tǒng)產(chǎn)生影響。 10 11 允許 DMA DMAC發(fā)總線請求 CPU 響應(yīng) DMA 放棄總線 DMAC控制傳一個字節(jié) 放棄總線中斷請求 Y N DMA請求？ 塊結(jié)束？ ? 請求傳輸方式 ▲類似數(shù)據(jù)塊傳輸方式。不同之處在于：每傳輸一個字節(jié)后， DMA控制器對外設(shè)的 DMA請求信號 DREQ進(jìn)行測試 ；若 DREQ無效，則停止 DMA傳輸，歸還總線控制權(quán)。 ▲優(yōu)點(diǎn) ：實(shí)現(xiàn)靈活 ， DMA操作可由外設(shè)利用 DREQ信號控制發(fā)送過程 。 12 13 允許 DMA DMAC發(fā)出總線請求 CPU響應(yīng) DMA放棄總線 DMAC控制傳一個字節(jié) 放棄總線中斷請求 Y Y 放棄總線 N N Y DMA請求？ 塊結(jié)束？ DMA請求？ N ? 級聯(lián)傳輸方式 ▲將多個 DMAC連在一起，一個為主，其余為從。從片收到外設(shè)的 DMA請求后，不是向 CPU申請總線，而是向主片申請，再由主片向 CPU申請。 14 C P UD M A C（ 主 片 ）C P UH L D A H L D AH O L D H R QD A C KD R E QD M A C（ 從 片 ）H L D AH R QD A C KD R E Q外設(shè)? DMA讀：把數(shù)據(jù)由存儲器傳送到外設(shè)。 ? DMA寫：把外設(shè)輸入的數(shù)據(jù)寫入存儲器。 ? 存儲器到存儲器：實(shí)現(xiàn)內(nèi)存區(qū)域到內(nèi)存區(qū)域的讀寫。 ? DMA校驗(yàn)：不進(jìn)行數(shù)據(jù)傳送，而是對數(shù)據(jù)塊內(nèi)部的每個 字節(jié) 進(jìn)行校驗(yàn)。 15 (3) DMA的操作類型 DMA讀寫操作均是 針對存儲器 而言。 16 內(nèi)容概要 DMA 控制器 8237A 2 PC中的 DMA應(yīng)用 3 DMA 概述 1 ? DMA的傳送過程 ? DMA的傳送方式 ? DMA的操作類型 ▲ 8237A是一款可編程的通用 DMA控制器，可實(shí)現(xiàn)內(nèi)存到外設(shè)、外設(shè)到內(nèi)存、內(nèi)存到內(nèi)存的高速傳輸，最高傳輸速率可達(dá) 。 ▲ 8237A具有 4個獨(dú)立通道，可通過級聯(lián)方式進(jìn)行擴(kuò)充。最多可擴(kuò)展 4個從片， 共 16個 DMA通道 。每個通道一次可傳輸?shù)淖畲髷?shù)據(jù)塊為 64KB。 17 167。 DMA控制器 8237A性能和內(nèi)部結(jié)構(gòu) 167。 DMA控制器 8237A性能和內(nèi)部結(jié)構(gòu) DB7~DB0 DREQ3~DREQ0 減 1計(jì)數(shù)器 計(jì)數(shù)暫存器 (16) 減 1/加 1計(jì)數(shù)器 地址暫存器 (16) 讀緩沖器 基地址寄存器(16) 基字節(jié)數(shù)計(jì)數(shù)器 (16) 讀 寫緩沖器 當(dāng)前地址寄存器 (16) 當(dāng)前字節(jié)數(shù)計(jì)數(shù)器 (16) 命令 (8) 屏蔽 (4) 請求 (4) 模式 (4x8) 狀態(tài) (8) 暫存器 (8) I/O緩沖器 輸出緩沖器 命令控制 邏輯 I/O緩沖器 寫緩沖器 讀緩沖器 時 序 和 控 制 邏 輯 優(yōu) 先 權(quán) 編 碼 邏 輯 A3~A0 A7~A4 EOP RESET CS READY CLOCK AEN ADSTB MEMR MEMW IOR IOW DACK3~DACK0 HRQ HLDA 8237A的內(nèi)部結(jié)構(gòu) p226 圖 8237A結(jié)構(gòu) 四通道示意框圖 ( b )命 令 寄 存器 ( 8 )狀 態(tài) 寄 存器 ( 8 )數(shù) 據(jù) 暫 存器 ( 8 ) 字 計(jì) 數(shù) 暫存 器 ( 1 6 )地 址 暫 存器 ( 1 6 )時序和控制邏輯方 式 寄 存器 ( 8 )基 地 址 寄存 器 ( 1 6 )基 字 節(jié) 數(shù)寄 存 器 ( 1 6 )優(yōu)先編碼器與循環(huán)優(yōu)先級邏輯當(dāng) 前 地 址寄 存 器 ( 1 6 )當(dāng) 前 字 節(jié)數(shù) 寄 存 器 ( 1 6 )I / O緩沖器E O P36R E S E T1311CSR E A D YC L O C KA E NA D S T BM E M RM E M WI O RI O W61298341235A3～ A0A 7 ～ A 4DB7～ DB432403721