[計(jì)算機(jī)]第2章開(kāi)發(fā)軟件與開(kāi)發(fā)流程(已修改)
2024-10-31 03:48 本頁(yè)面
【正文】 第 2章 開(kāi)發(fā)軟件與開(kāi)發(fā)流程 FPGA 設(shè)計(jì)與應(yīng)用 第 2章 開(kāi)發(fā)軟件與開(kāi)發(fā)流程 1. FPGA的設(shè)計(jì)流程 2. 一個(gè)簡(jiǎn)單的開(kāi)發(fā)項(xiàng)目 3. 開(kāi)發(fā)軟件使用進(jìn)階 第 2章 開(kāi)發(fā)軟件與開(kāi)發(fā)流程 FPGA 設(shè)計(jì)與應(yīng)用 課程要求 熟悉 FPGA設(shè)計(jì)流程，熟悉開(kāi)發(fā)軟件功能，掌握原理圖輸入、 VHDL語(yǔ)言輸入方法。 第 2章 開(kāi)發(fā)軟件與開(kāi)發(fā)流程 FPGA 設(shè)計(jì)與應(yīng)用 FPGA的設(shè)計(jì)流程 基本設(shè)計(jì)方法 1. 傳統(tǒng)的系統(tǒng)硬件電路設(shè)計(jì)方法 在 EDA出現(xiàn)以前， 人們采用傳統(tǒng)的硬件電路設(shè)計(jì)方法來(lái)設(shè)計(jì)系統(tǒng)。 傳統(tǒng)的硬件電路采用自下而上（ Bottom Up）的設(shè)計(jì)方法。 其主要步驟是： 根據(jù)系統(tǒng)對(duì)硬件的要求， 詳細(xì)編制技術(shù)規(guī)格書(shū)， 并畫(huà)出系統(tǒng)控制流圖； 第 2章 開(kāi)發(fā)軟件與開(kāi)發(fā)流程 FPGA 設(shè)計(jì)與應(yīng)用 然后根據(jù)技術(shù)規(guī)格書(shū)和系統(tǒng)控制流圖 ， 對(duì)系統(tǒng)的功能進(jìn)行分化 ， 合理地劃分功能模塊 ， 并畫(huà)出系統(tǒng)功能框圖； 接著就是進(jìn)行各功能模塊的細(xì)化和電路設(shè)計(jì)； 各功能模塊電路設(shè)計(jì)調(diào)試完畢以后 ， 將各功能模塊的硬件電路連接起來(lái) ， 再進(jìn)行系統(tǒng)的調(diào)試； 最后完成整個(gè)系統(tǒng)的硬件電路設(shè)計(jì) 。 如一個(gè)系統(tǒng)中 ， 其中一個(gè)功能模塊是一個(gè)十進(jìn)制計(jì)數(shù)器 ， 設(shè)計(jì)的第一步是選擇邏輯元器件 ， 由數(shù)字電路的知識(shí)可知 ， 可以用與非門(mén) 、 或非門(mén) 、 D觸發(fā)器 、 JK觸發(fā)器等基本邏輯元器件來(lái)構(gòu)成一個(gè)計(jì)數(shù)器 。 第 2章 開(kāi)發(fā)軟件與開(kāi)發(fā)流程 FPGA 設(shè)計(jì)與應(yīng)用 設(shè)計(jì)人員根據(jù)電路盡可能簡(jiǎn)單 ， 價(jià)格合理 ， 購(gòu)買(mǎi)和使用方便及各自的習(xí)慣來(lái)選擇元器件 。 第二步是進(jìn)行電路設(shè)計(jì) ， 畫(huà)出狀態(tài)轉(zhuǎn)移圖 ， 寫(xiě)出觸發(fā)器的真值表 ， 按邏輯函數(shù)將元器件連接起來(lái) ， 這樣計(jì)數(shù)器模塊就設(shè)計(jì)完成了 。 系統(tǒng)的其它模塊也照此方法進(jìn)行設(shè)計(jì) ， 在所有硬件模塊設(shè)計(jì)完成后 ， 再將各模塊連接起來(lái)進(jìn)行調(diào)試 ， 如有問(wèn)題則進(jìn)行局部修改 ， 直至系統(tǒng)調(diào)試完畢 。 第 2章 開(kāi)發(fā)軟件與開(kāi)發(fā)流程 FPGA 設(shè)計(jì)與應(yīng)用 從上述過(guò)程可以看到 ， 系統(tǒng)硬件的設(shè)計(jì)是從選擇具體邏輯元器件開(kāi)始的 ， 并用這些元器件進(jìn)行邏輯電路設(shè)計(jì) ， 完成系統(tǒng)各獨(dú)立功能模塊設(shè)計(jì) ， 然后再將各功能模塊連接起來(lái) ， 完成整個(gè)系統(tǒng)的硬件設(shè)計(jì) 。 上述過(guò)程從最底層設(shè)計(jì)開(kāi)始 ， 到最高層設(shè)計(jì)完畢 ， 故將這種設(shè)計(jì)方法稱(chēng)為自下而上的設(shè)計(jì)方法 。 第 2章 開(kāi)發(fā)軟件與開(kāi)發(fā)流程 FPGA 設(shè)計(jì)與應(yīng)用 傳統(tǒng)自下而上的硬件電路設(shè)計(jì)方法主要特征如下： 1 采用通用的邏輯元器件 。 設(shè)計(jì)者根據(jù)需要 ， 選擇市場(chǎng)上能買(mǎi)得到的元器件 ， 如54/74系列 ， 來(lái)構(gòu)成所需要的邏輯電路 。 隨著微處理器的出現(xiàn) ， 系統(tǒng)的部分硬件電路功能可以用軟件來(lái)實(shí)現(xiàn) ， 在很大程度上簡(jiǎn)化了系統(tǒng)硬件電路的設(shè)計(jì) 。 但是 ， 選擇通用的元器件來(lái)構(gòu)成系統(tǒng)硬件電路的方法并未改變 。 第 2章 開(kāi)發(fā)軟件與開(kāi)發(fā)流程 FPGA 設(shè)計(jì)與應(yīng)用 2 在系統(tǒng)硬件設(shè)計(jì)的后期進(jìn)行仿真和調(diào)試 。 系統(tǒng)硬件設(shè)計(jì)好以后才能進(jìn)行仿真和調(diào)試 ， 進(jìn)行仿真和調(diào)試的儀器一般為系統(tǒng)仿真器 、 邏輯分析儀和示波器等 。 由于系統(tǒng)設(shè)計(jì)時(shí)存在的問(wèn)題只有在后期才能較容易發(fā)現(xiàn) ， 一旦考慮不周 ， 系統(tǒng)設(shè)計(jì)存在缺陷 ， 那就得重新設(shè)計(jì)系統(tǒng) ， 使得設(shè)計(jì)費(fèi)用和周期大大增加 。 3 主要設(shè)計(jì)文件是電原理圖 。 在設(shè)計(jì)調(diào)試完畢后 ， 形成的硬件設(shè)計(jì)文件主要是由若干張電原理圖構(gòu)成的 。 在電原理圖中詳細(xì)標(biāo)注了各邏輯元器件的名稱(chēng)和相互間的信號(hào)連接關(guān)系 。 第 2章 開(kāi)發(fā)軟件與開(kāi)發(fā)流程 FPGA 設(shè)計(jì)與應(yīng)用 該文件是用戶(hù)使用和維護(hù)系統(tǒng)的依據(jù) 。 如果是小系統(tǒng) ， 這種電原理圖只要幾十張 、 幾百?gòu)埦托辛?， 但是 ， 如果系統(tǒng)很復(fù)雜 ， 那么就可能需要幾千張 、 幾萬(wàn)張甚至幾十萬(wàn)張 。 如此多
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1