【正文】 微型計(jì)算機(jī)原理與接口技術(shù) 第 6章 I/O接口和總線 曹榮敏 2021年 11月 10日星期三 7時(shí) 17分 55秒 2/63 本章內(nèi)容導(dǎo)讀 ? I/O接口出現(xiàn)的背景和功能 ? 簡單的 I/O接口芯片及其應(yīng)用 ? I/O端口及其編址方式 ? I/O譯碼電路及應(yīng)用 ? CPU與外設(shè)間數(shù)據(jù)傳送的方式 ? 總線的概念和總線標(biāo)準(zhǔn) 2021年 11月 10日星期三 7時(shí) 17分 55秒 3/63 本章學(xué)習(xí)要求 ? 理解輸入輸出接口的基本概念 ? 掌握輸入輸出接口的編址方式 ? 會(huì)通過查詢芯片使用手冊(cè)，了解芯片用法 ? 掌握輸入輸出數(shù)據(jù)的傳送方式，對(duì)于查詢方式和中斷方式能達(dá)到簡單應(yīng)用 ? 熟悉總線的概念和微機(jī)總線標(biāo)準(zhǔn)，以及其最新進(jìn)展和發(fā)展方向 I/O接口出現(xiàn)的背景和功能 ? 接口和接口技術(shù) ? 接口的功能 第 6章 I/O接口和總線 2021年 11月 10日星期三 7時(shí) 17分 55秒 5/63 ? 計(jì)算機(jī)的根本任務(wù)是進(jìn)行信息的處理和交換 ? 需在計(jì)算機(jī)內(nèi)部以及計(jì)算機(jī)與外部設(shè)備之間交換數(shù)據(jù) ? 常見的輸入輸出設(shè)備有鍵盤、鼠標(biāo)、光驅(qū)、掃描儀、攝像頭、顯示器、打印機(jī)、繪圖儀、投影儀等 ? 計(jì)算機(jī)要負(fù)責(zé)完成 I/O設(shè)備的控制與管理 ,并與之進(jìn)行數(shù)據(jù)信息的交換 ? 出現(xiàn)的問題 ? 速度不匹配 CPU速度遠(yuǎn)高于外設(shè)工作速度 ? 信號(hào)電平不匹配 CPU信號(hào)的電平和外設(shè)所需的驅(qū)動(dòng)電平不匹配 ? 信號(hào)格式不匹配 數(shù)據(jù)長度 \模擬或數(shù)字 \電流或電壓 \串行或并行 ? 時(shí)序不匹配 外設(shè)有自己的定時(shí)和控制邏輯 ,需要與 CPU合理連接 接口和接口技術(shù) 2021年 11月 10日星期三 7時(shí) 17分 55秒 6/63 接口和接口技術(shù) 接口 (interface) CPU、 存儲(chǔ)器 、 外設(shè)之間通過總線進(jìn)行連接的電路部分 ， 是專門為解決 CPU與外設(shè)之間的不匹配 、不能協(xié)調(diào)工作而設(shè)置的 ， 是信息交換的中轉(zhuǎn) 。 接口技術(shù) 研究 CPU如何與外部世界進(jìn)行最佳耦合與匹配 ， 實(shí)現(xiàn)雙方高效 、 可靠地交換信息的一門技術(shù) ， 體現(xiàn)軟件 、 硬件結(jié)合 ，是微機(jī)應(yīng)用的關(guān)鍵 。 MOV [BX],AL MOV CX, [2021H] INC WORD PTR [SI+100] IN AL, 80H OUT 40H, AL IN AL, DX OUT DX,AL 存儲(chǔ)器接口 輸入輸出接口 2021年 11月 10日星期三 7時(shí) 17分 55秒 7/63 1. 設(shè)置數(shù)據(jù)緩沖 ? 利用 鎖存器和緩沖器 并配以聯(lián)絡(luò)信號(hào)來實(shí)現(xiàn) ? 解決兩者速度差異帶來的不協(xié)調(diào)，當(dāng) CPU要將數(shù)據(jù)傳送到慢速的外設(shè)時(shí)，可事先放入鎖存器中，等外設(shè)做好接收數(shù)據(jù)的準(zhǔn)備時(shí)，再把數(shù)據(jù)取走。反之亦然。 ? 避免總線競(jìng)爭，多個(gè)外設(shè)不容許同時(shí)把數(shù)據(jù)放到數(shù)據(jù)總線上。可在輸入寄存器和數(shù)據(jù)總線之間放一緩沖器，為主機(jī)和外設(shè)間進(jìn)行批量數(shù)據(jù)交換創(chuàng)造條件。 2. 設(shè)置信號(hào)電平轉(zhuǎn)換電路 ? 如計(jì)算機(jī)和外設(shè)間的串行通信，可采用 MC1488，MC1489， MAX232， MAX233等芯片實(shí)現(xiàn)電平轉(zhuǎn)換。 接口的功能 TTL電平 RS232C電平 2021年 11月 10日星期三 7時(shí) 17分 55秒 8/63 3. 設(shè)置信息轉(zhuǎn)換邏輯以滿足對(duì)各自格式的要求 ? A/D， D/A轉(zhuǎn)換 ? 串行數(shù)據(jù)與并行數(shù)據(jù)轉(zhuǎn)換 ? 其他數(shù)據(jù)格式轉(zhuǎn)換 4. 設(shè)置時(shí)序控制電路來同步 CPU和外設(shè)的工作 ? 接口電路負(fù)責(zé)接收 CPU命令，對(duì)外設(shè)進(jìn)行控制和管理； ? 外設(shè)的工作狀態(tài)和應(yīng)答信號(hào)通過接口電路送 CPU ? 以握手信號(hào)（ HandShaking）保證主機(jī)和 I/O操作同步 接口的功能 2021年 11月 10日星期三 7時(shí) 17分 55秒 9/63 5. 提供地址譯碼電路 ? CPU要與多個(gè)外設(shè)打交道 ? 一個(gè)外設(shè)通常要與 CPU交換多種信息，包含多個(gè)端口 ? 同一時(shí)刻， CPU只能與某一個(gè)端口交換信息，就需要外設(shè)譯碼電路，使 CPU在同一時(shí)刻只能選中某一個(gè)端口。 6. 其它功能 ? 輸入輸出控制、讀／寫控制以及中斷邏輯等 ? 接口的實(shí)現(xiàn) ? LSI/VLSI專用，通用接口芯片 ? FPGA， CPLD器件 接口的功能 簡單的 I/O接口芯片及其應(yīng)用 ? 緩沖器 ? 鎖存器 第 6章 I/O接口和總線 2021年 11月 10日星期三 7時(shí) 17分 55秒 11/63 緩沖器（ Buffer） ? 緩沖器具有三態(tài)輸出能力 ? 當(dāng) CPU或 I/O接口電路需要輸入輸出數(shù)據(jù)時(shí)，設(shè)置使能端為低電平，使其輸出為 0／ 1透明狀態(tài)，數(shù)據(jù)被送到總線上。 ? 使能端為高時(shí)，工作在高阻態(tài)，相當(dāng)于從總線上脫開。 ? 除緩沖作用，還可提高總線的驅(qū)動(dòng)能力 ? 芯片 74LS244， 74LS245， 8286， 8287 2021年 11月 10日星期三 7時(shí) 17分 55秒 12/63 ? 74LS245是一個(gè)雙向、三態(tài)緩沖器。 ? 除了一個(gè)低電平有效的 G之外，還有一個(gè)方向控制端DIR。 ? 只有當(dāng) G為低電平時(shí)，數(shù)據(jù)才能從 A傳送到 B，或從 B傳送到 A ? DIR=1，數(shù)據(jù)從 AB ? DIR=0，數(shù)據(jù)從 BA 緩沖器（ Buffer） 1 20 2 19 3 18 4 17 5 16 6 15 7 14 8 13 9 12 10 11 74LS245 Vcc G B1 B2 B3 B4 B5 B6 B7 B8 DIR A1 A2 A3 A4 A5 A6 A7 A8 GND 2021年 11月 10日星期三 7時(shí) 17分 55秒 13/63 ? 鎖存器具有暫存數(shù)據(jù)的能力 ? 能在數(shù)據(jù)傳輸過程中將數(shù)據(jù)鎖住，并在此后的任何時(shí)刻，在輸出控制信號(hào)的作用下，將數(shù)據(jù)傳送出去。 ? 鎖存器應(yīng)用很廣，既可用來構(gòu)成輸出端口，也能用于輸入端口的設(shè)計(jì)。 ? 芯片 74LS373， 74LS374， 8282， 8283 鎖存器（ Latch） 2021年 11月 10日星期三 7時(shí) 17分 55秒 14/63 鎖存器（ Latch） 1 20 2 19 3 18 4 17 5 16 6 15 7 14 8 13 9 12 10 11 74LS373 Vcc O8 D8 D7 O7 O6 D6 D5 O5 G OE O1 D1 D2 O2 O3 D3 D4 O4 GND ? 74LS373是一個(gè)由 8位寄存器和一個(gè) 8位三態(tài)緩沖器構(gòu)成的鎖存器。寄存器的每個(gè)單元是個(gè) D觸發(fā)器。 ? 有兩個(gè)控制輸入端： ? 輸入使能端 G ? 允許輸出端 OE 高阻態(tài) 高 鎖存 低 低 低 低 高 低 高 高 高 低 O D G OE 地址鎖存器 G OE 數(shù)據(jù)收發(fā)器 OE DIR S6~S3/A19~A16 AD15~AD0 ALE CLK RESET READY MN/MX VCC GND GND DEN DT/R IO/M WR RD HOLD HLDA INTR INTA NMI TEST SSO 8086CPU 地址總線 數(shù)據(jù)總線 控制總線 8284A CLK RESET READY +5V 內(nèi) 存 I/O 接口 8086系統(tǒng)非復(fù)用總線 (最小模式 )結(jié)構(gòu) 2021年 11月 10日星期三 7時(shí) 17分 56秒 15/63 I/O端口及其編址方式