cmos元器件及其模型(已修改)
2025-05-31 00:12 本頁面
【正文】 魏廷存 /2021年 1 第 2章 CMOS元器件及其模型 魏廷存 /2021年 2 CMOS (NMOS/PMOS) CMOS： Complementary MetalOxide Semiconductor 互補(bǔ)金屬 氧化物半導(dǎo)體 魏廷存 /2021年 3 CMOS的基本結(jié)構(gòu)（ NMOS） n+n+Le f fLd r a w np 型 襯 底LD多 晶 硅氧 化 層SGDDBGSDGSNMOS 模擬電路 數(shù)字電路 魏廷存 /2021年 4 CMOS的基本結(jié)構(gòu)（ PMOS） p+p+Le f fLd r a w nn 型 襯 底LD多 晶 硅氧 化 層SGDDGSBDGSVd dPMOS 模擬電路 數(shù)字電路 魏廷存 /2021年 5 CMOS的特點(diǎn) ? Gate~Source間 無直流電流通路 ，功耗低，輸入電阻高，這是 CMOS與 Bipolar的主要區(qū)別 ； ? NMOS襯底接電路中最低電位 ， 通常 PMOS襯底接電路中最高電位，保證所有源 /漏極的 pn結(jié)反偏 ，防止產(chǎn)生襯底漏電流； ? Drain與 Source在物理構(gòu)造上無區(qū)別，完全對(duì)稱。但為了電路設(shè)計(jì)上的方便，通常把提供載流子的一端稱為 源極(Source)， 而把收集載流子的一端稱為 漏極 (Drain)。NMOS中連接低電壓的端子為源極（載流子為電子 ），PMOS中連接高電壓的端子為源極（載流子為空穴）。 魏廷存 /2021年 6 CMOS的基本結(jié)構(gòu)（續(xù)） n 阱p+n+n+p+p+n+BSGDSGDBp 型 襯 底N M O SP M O SS a l i c i d eNMOS與 PMOS做在同一 P型襯底上 (n阱工藝 )： 1）所有的 NMOS具有同一 p型襯底，接電路中最低電位（接地） 。 2） PMOS處于各自獨(dú)立的 nwell中 ， nwell(即 PMOS的襯底 )可接任何正電位。在大多數(shù)電路中 (例如數(shù)字電路 )， nwell與最正的電源相連接 。 3) Salicide(硅化物 )用于減小 D、 G、 S、 B區(qū)的電阻 。 4) 在襯底 (B)端 ， Salicide與 n+ 或 p+形成 歐姆接觸 ，以消除肖特基二極管效應(yīng) (金屬與輕摻雜的 n或 p型半導(dǎo)體直接接觸時(shí)產(chǎn)生 )。 魏廷存 /2021年 7 肖特基二極管的形成原理 n+np s u b s t r a t eS i O2S i O2S i O2S c h o t t k y d i o d eD e p l e t i o n r e g i o nA lA l+ +魏廷存 /2021年 8 CMOS的詳細(xì)構(gòu)造 L e f fLto x基 板S i O2溝 道 阻 斷 注 入溝 道 阻 斷 注 入Wto x基 板FOX (fieldoxide)， SiO2，用于電氣上隔離 CMOS器件 。 Contact Drain Source Gate 盡可能用多個(gè) Contact， 以減小接觸電阻，使電流均勻 。 另外對(duì)防止 Latchup也有好處 。 為了提高可靠性，多晶硅柵的Contact不放置在柵區(qū)域上面 。 魏廷存 /2021年 9 溝道阻斷注入 n+p s u b s t r a t eS i O2n+S iO2n+S i O2n+S i O2M 1 M 2F O XF O X金 屬 互 連反 型 層（ a ） 場(chǎng) 氧 寄 生 M O S 管 的 形 成n+p s u b s t r a t eS i O2n+n+S i O2n+M 1 M 2F O XF O XP+溝 道 阻 斷 注 入（ b ） 溝 道 阻 斷 注 入閾值電壓很大的寄生 NMOS 魏廷存 /2021年 10 CMOS的詳細(xì)構(gòu)造（續(xù)） ? CMOS工藝發(fā)展方向（摩爾定律）： 按比例逐漸減小 Lmin與 tox(tox≈Lmin/50)， 其帶來的好處是（數(shù)字電路）： ? 減小了芯片面積 ? 隨著 tox減小， Vth 將減小，可 提高電路動(dòng)作速度 ? 由于耐壓降低，電源電壓降低，導(dǎo)致動(dòng)態(tài)功耗減小 ? 在模擬電路中，當(dāng)工藝確定后，可調(diào)整 W/L獲得所要求特性。 魏廷存 /2021年 11 CMOS的版圖設(shè)計(jì) PMOS NMOS DBGSDGSB魏廷存 /2021年 12 CMOS的詳細(xì)構(gòu)造 魏廷存 /2021年 13 CMOS的制造過程 從輕摻雜的 p型襯底材料出發(fā) Psubstrate 魏廷存 /2021年 14 CMOS的制造過程 n阱和 p阱的形成，在 n阱中制作 PMOS，在 p阱中制作 NMOS n型注入和擴(kuò)散 p型注入和擴(kuò)散 魏廷存 /2021年 15 CMOS的制造過程 場(chǎng)氧（ SiO2）注入，以使管子或區(qū)域間實(shí)現(xiàn)電氣隔離 場(chǎng)氧（ SiO2） 魏廷存 /2021年 16 CMOS的制造過程 閾值電壓調(diào)節(jié)注入 ： NMOS和 PMOS管自然生成的閾值電壓分別約為 0V和 ， 注入 p型雜質(zhì)以提高 NMOS的閾值電壓，并降低PMOS的閾值電壓（絕對(duì)值）。 注入 p型雜質(zhì) 魏廷存 /2021年 17 CMOS的制造過程 形成薄的柵氧化層（ SiO2 ）以及多晶硅柵（ Polysilicon） 薄的柵氧化層（ SiO2 ） 多晶硅柵（ Polysilicon） 魏廷存 /2021年 18 CMOS的制造過程 n+和 p+注入，形成 D， S， B區(qū) 氧化物 (SiO2)側(cè)墻，防止后續(xù)添加硅化物時(shí)引起 GD和 GS短路 魏廷存 /2021年 19 CMOS的制造過程 在 D， G， S， B上面形成硅化物，以降低連接電阻 魏廷存 /2021年 20 CMOS的制造過程 在 CMOS器件上面制作一層 SiO2（絕緣層） 魏廷存 /2021年 21 CMOS的制造過程 制作第一層金屬（鋁或銅）以及接觸孔（ contact） 鎢插塞 魏廷存 /2021年 22 CMOS的制造過程 制作第二層金屬以及通孔（ via） 魏廷存 /2021年 23 CMOS的制造過程 鈍化層 (留有 PAD開窗 ) 制作頂層金屬（ Top metal）以及鈍化層 魏廷存 /2021年 24 CMOS的動(dòng)作原理（截止區(qū) : Cutoff region） ? 截止區(qū) : Vgs= 0~Vth and Vds ≥ 0 與柵氧化層接觸的 p型襯底表面只有耗盡層（ p襯底表面中的空穴被趕走而留下負(fù)離子）， 無導(dǎo)電溝道形成。由于中間二個(gè)反向偏置的 pn結(jié)的存在，電流 Ids=0。 n
醫(yī)療健康相關(guān)推薦
鄂ICP備17016276號(hào)-1