【正文】 半導(dǎo)體制造工藝流程 半導(dǎo)體相關(guān)知識 ? 本征材料：純硅 910個 9 ? N型硅： 摻入 V族元素 磷 P、砷 As、銻Sb ? P型硅： 摻入 III族元素 —鎵 Ga、硼 B ? PN結(jié)： N P + + + + + 半 導(dǎo)體元件制造過程可分為 ? 前段（ Front End）制程 晶圓處理制程（ Wafer Fabrication；簡稱 Wafer Fab）、 晶圓針測制程（ Wafer Probe）； ? 後段（ Back End） 構(gòu)裝（ Packaging）、 測試制程（ Initial Test and Final Test） 一、晶圓處理制程 ? 晶圓處理制程之主要工作為在矽晶圓上制作電路與電子元件（如電晶體、電容體、邏輯閘等），為上述各制程中所需技術(shù)最復(fù)雜且資金投入最多的過程 ，以微處理器（ Microprocessor）為例，其所需處理步驟可達 數(shù)百道 ，而其所需加工機臺先進且昂貴，動輒數(shù)千萬一臺，其所需制造環(huán)境為為一溫度、濕度與 含塵（ Particle）均需控制的無塵室（ CleanRoom），雖然詳細的處理程序是隨著產(chǎn)品種類與所使用的技術(shù)有關(guān)；不過其基本處理步驟通常是晶圓先經(jīng)過適 當(dāng)?shù)那逑矗?Cleaning）之後，接著進行氧化（ Oxidation）及沈積，最後進行微影、蝕刻及離子植入等反覆步驟，以完成晶圓上電路的加工與制作。 二、晶圓針測制程 ? 經(jīng)過 Wafer Fab之制程後，晶圓上即形成一格格的小格 ，我們稱之為晶方或是晶粒（ Die），在一般情形下，同一片晶圓上皆制作相同的晶片，但是也有可能在同一片晶圓 上制作不同規(guī)格的產(chǎn)品；這些晶圓必須通過晶片允收測試，晶粒將會一一經(jīng)過針測（ Probe）儀器以測試其電氣特性， 而不合格的的晶粒將會被標(biāo)上記號（ Ink Dot），此程序即 稱之為晶圓針測制程（ Wafer Probe）。然後晶圓將依晶粒 為單位分割成一粒粒獨立的晶粒 三、 IC構(gòu)裝制程 ? IC構(gòu)裝製程（ Packaging）：利用塑膠或陶瓷包裝晶粒與配線以成積體電路 ? 目的：是為了製造出所生產(chǎn)的電路的保護層，避免電路受到機械性刮傷或是高溫破壞。 半導(dǎo)體制造工藝分類 PMOS型 雙極型 MOS型 CMOS型 NMOS型 BiMOS 飽和型 非飽和型 TTL I2L ECL/CML 半導(dǎo)體制造工藝分類 ? 一 雙極型 IC的基本制造工藝： ? A 在元器件間要做電隔離區(qū)（ PN結(jié)隔離、全介質(zhì)隔離及 PN結(jié)介質(zhì)混合隔離） ECL（不摻金） （非飽和型） 、TTL/DTL （飽和型） 、 STTL （飽和型） B 在元器件間自然隔離 I2L（飽和型） 半導(dǎo)體制造工藝分類 ? 二 MOSIC的基本制造工藝： 根據(jù) 柵工藝分類 ? A 鋁柵工藝 ? B 硅 柵工藝 ? 其他分類 1 、（根據(jù)溝道） PMOS、 NMOS、 CMOS 2 、（根據(jù)負(fù)載元件） E/R、 E/E、 E/D 半導(dǎo)體制造工藝分類 ? 三 BiCMOS工藝： A 以 CMOS工藝為基礎(chǔ) P阱 N阱 B 以雙極型工藝為基礎(chǔ) 雙極型集成電路和 MOS集成電路優(yōu)缺點 雙極型集成電路 中等速度、驅(qū)動能力強、模擬精度高、功耗比較大 CMOS集成電路 低的靜態(tài)功耗、寬的電源電壓范圍、寬的輸出電壓幅度（無閾值損失），具有高速度、高密度潛力；可與TTL電路兼容。電流驅(qū)動能力低 半導(dǎo)體制造環(huán)境要求 ? 主要污染源：微塵顆粒、中金屬離子、有機物殘留物和鈉離子等輕金屬例子。 ? 超凈間：潔凈等級主要由 微塵顆粒數(shù) /m3 I級 35 3 1 NA 10 級 350 75 30 10 NA 100級 NA 750 300 100 NA 1000級 NA NA NA 1000 7 半 導(dǎo)體元件制造過程 前段（ Front End）制程 前工序 晶圓處理制程（ Wafer Fabrication；簡稱 Wafer Fab） 典型的 PN結(jié)隔離的摻金 TTL電路工藝流程 一次氧化 襯底制備 隱埋層擴散 外延淀積 熱氧化 隔離光刻 隔離擴散 再氧化 基區(qū)擴散 再分布及氧化 發(fā)射區(qū)光刻 背面摻金 發(fā)射區(qū)擴散 反刻鋁 接觸孔光刻 鋁淀積 隱埋層光刻 基區(qū)光刻 再分布及氧化 鋁合金 淀積鈍化層 中測 壓焊塊光刻 橫向晶體管刨面圖 C B E N P PNP P+ P+ P P 縱向晶體管刨面圖 C B E N P C B E N P N+ p+ NPN PNP NPN晶體管刨面圖 AL SiO2 B P P+ PSUB N+ E C N+BL Nepi P+ P型 Si ρ ? 111晶向 ,偏離 2O~5O 晶圓（晶片） 晶圓（晶片）的生產(chǎn)由砂即（二氧化硅）開始，經(jīng)由電弧爐的提煉還原成 冶煉級的硅，再經(jīng)由鹽酸氯化，產(chǎn)生三氯化硅，經(jīng)蒸餾純化后，透過慢速分 解過程，制成棒狀或粒狀的「多晶硅」。一般晶圓制造廠，將多晶硅融解 后，再利用硅晶種慢慢拉出單晶硅晶棒。一支 85公分長，重 8寸 硅晶棒，約需 2天半時間長成。經(jīng)研磨、拋光、切片后，即成半導(dǎo)體之原料 晶圓片 第一次光刻 —N+埋層擴散孔 ? 1。減小集電極串聯(lián)電阻 ? 2。減小寄生 PNP管的影響 SiO2 PSUB N+BL 要求： 1。 雜質(zhì)固濃度大 2。高溫時在 Si中的擴散系數(shù)小， 以減小上推 3。 與襯底晶格匹配好，以減小應(yīng)力 涂膠 —烘烤 掩膜（曝光） 顯影 堅膜 —蝕刻 —清洗 —去膜 清洗 —N+擴散 (P) 外延層淀積 1。 VPE（ Vaporous phase epitaxy) 氣相外延生長硅 SiCl4+H2→Si+HCl 2。氧化 TepiXjc+Xmc+TBLup+tepiox SiO2 N+BL PSUB Nepi N+BL 第二次光刻 —P+隔離擴散孔 ? 在襯底上形成孤立的外延層島 ,實現(xiàn)元件的隔離 . SiO2 N+BL PSUB Nepi N+BL Nepi P+ P+ P+ 涂膠 —烘烤 掩膜（曝光） 顯影 堅膜 —蝕刻 —清洗 —去膜 清洗 —P+擴散 (B) 第三次光刻 —P型基區(qū)擴散孔 決定 NPN管的基區(qū)擴散位置范圍 SiO2 N+BL PSUB Nepi N+BL P+ P+ P+ P P 去 SiO2—氧化 涂