采用fpga實(shí)現(xiàn)數(shù)字系統(tǒng)(已修改)
2025-05-26 20:53 本頁面
【正文】 Copyright 169。 EDA Group, EE Dept. of Tsinghua Univ. June 16, 2021 采用 FPGA實(shí)現(xiàn)數(shù)字系統(tǒng) Implementing the digital system using FPGA 乾 Page 2 目錄 ?FPGA簡介 ?為什么采用 FPGA ?開發(fā)平臺和設(shè)計(jì)工具 ?HDL（硬件描述語言） ?FPGA的設(shè)計(jì)原則 ?系統(tǒng)設(shè)計(jì)開發(fā)流程 坤 Page 3 FPGA簡介 FPGA結(jié)構(gòu)圖 屯 Page 4 FPGA簡介 ?結(jié)構(gòu)組成： ?可配置邏輯單元（ CLB） ?IO模塊（ IOB） ?Memory資源 ?可編程的互連線（ PI） ?時鐘網(wǎng)絡(luò) ?其他內(nèi)嵌資源（ DSP， CPU等） 蒙 Page 5 目錄 ?FPGA簡介 ?為什么采用 FPGA ?開發(fā)平臺和設(shè)計(jì)工具 ?HDL（硬件描述語言） ?FPGA的設(shè)計(jì)原則 ?系統(tǒng)設(shè)計(jì)開發(fā)流程 需 Page 6 為什么采用 FPGA ?高性能，能夠達(dá)到以前用 ASIC才能實(shí)現(xiàn)的性能； ?并行執(zhí)行； ?可以靈活配置，和 ASIC相比大大縮短了開發(fā)周期； ?低成本； 訟 Page 7 為什么采用 FPGA FPGA和 DSP的性能比較 師 Page 8 為什么采用 FPGA ?DSP基本是串行的，并行程度有限，但是編程調(diào)試要容易許多； ?FPGA可以在資源允許的前提下，盡量的提高硬件的并行程度，但是面向更低的邏輯層，因此設(shè)計(jì)和調(diào)試都要復(fù)雜，尤其是并行程序調(diào)試，現(xiàn)在還沒有好的解決方案； ?DSP易于實(shí)現(xiàn)一些復(fù)雜的信號處理算法，目前的高端 FPGA都集成了 DSP核。 比 Page 9 目錄 ?FPGA簡介 ?為什么采用 FPGA ?開發(fā)平臺和設(shè)計(jì)工具 ?HDL（硬件描述語言） ?FPGA的設(shè)計(jì)原則 ?系統(tǒng)設(shè)計(jì)開發(fā)流程 小畜 Page 10 開發(fā)平臺和設(shè)計(jì)工具 ?目前主流的 FPGA芯片廠家 ?Xilinx ?Altera ?Actel ?Lattice ?其他 ?芯片和設(shè)計(jì)工具的選擇 ?根據(jù)應(yīng)用和設(shè)計(jì)開發(fā)工具進(jìn)行選擇 履 Page 11 Xilinx ?XC系列 ?用于小規(guī)模設(shè)計(jì) ?CoolRunner系列 ?屬于 CPLD ?Spartan系列 ?Spartan / SpartanXL ?SpartanII ?SpartanIIE ?Spartan3 泰 Page 12 Spartan3 ?世界上第一款采用90nm工藝制造的FPGA； Spartan3結(jié)構(gòu) 否 Page 13 Slice結(jié)構(gòu) ?Slice是比 CLB更小的邏輯單元，SpartanII中，每個 CLB含有 2個 Slice，每個Slice又含有 2個LUT（查找表）和 2個 FF（觸發(fā)器）。 SpartanII中 slice的結(jié)構(gòu) 同人 Page 14 Xilinx ?Virtex系列 ?Virtex ?VirtexE ?VirtexII ?和 Virtex系列相比，增加了獨(dú)立乘法器，而且提高了RAM塊的容量； ?VirtexII Pro ?增加了 PowerPC處理器核、 RocketIO高速收發(fā)器和高性能的時鐘管理單元。 大有 Page 15 VirtexII Pro VirtexII Pro基本結(jié)構(gòu) ?XC2VP2XC2VP100 ?12個 PPC405核； ?820個 RocketIO收發(fā)器，最大可達(dá) 100Gb/s的全雙工數(shù)據(jù)率； ?最高 8Mb的 Memory，同時帶有高速片外內(nèi)存接口； ?大量 18x18bit乘法器。 謙 Page 16 PowerPC 405 嵌入式 PPC405核的結(jié)構(gòu)圖 豫 Page 17 Altera ?MA
法律信息相關(guān)推薦
鄂ICP備17016276號-1