【正文】 武漢理工大學(xué) 本科生畢業(yè)設(shè)計(jì)（論文） 基于 SOPC 的頻譜分析儀的設(shè)計(jì) 學(xué)院（系）： 信息工程學(xué)院 專業(yè)班級： 電子科學(xué)與技術(shù) 0603 班 學(xué)生姓名： 王 健 指導(dǎo)教師： 李方敏 武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 學(xué)位論文原創(chuàng)性聲明 本人鄭重聲明：所呈交的論文是本人在導(dǎo)師的指導(dǎo)下獨(dú)立進(jìn)行研究所取得的研究成果。除了文中特別加以標(biāo)注引用的內(nèi)容外，本論文不包括任何其他個(gè)人或集體已經(jīng)發(fā)表或撰寫的成果作品。本人完全意識到本聲明的法律后果由本人承擔(dān)。 作者簽名： 年 月 日 學(xué)位論文版權(quán)使用授權(quán)書 本學(xué)位論文作者完全了解學(xué)校有關(guān)保障、使用學(xué)位論文的規(guī)定，同意學(xué)校保留并向有關(guān)學(xué)位論文管理部門或機(jī)構(gòu)送交論文的復(fù)印件和電子版，允許論文被查閱和借閱。本人授權(quán)省級優(yōu)秀學(xué)士論文評選機(jī)構(gòu)將本學(xué)位論文的全部或部分內(nèi)容編入有關(guān)數(shù)據(jù)進(jìn)行檢索，可以采用影印、縮印或掃描等復(fù)制手段保存和匯編本學(xué)位論文。 本學(xué)位論文屬于 保密囗，在 年解密后適用本授權(quán)書 不保密囗 。 （請?jiān)谝陨舷鄳?yīng)方框內(nèi)打 “√”） 作者簽名： 年 月 日 導(dǎo)師簽名： 年 月 日 武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 畢業(yè)設(shè)計(jì) (論文 )任務(wù)書 學(xué)生姓名 王健 專業(yè)班級 電子 0603 指導(dǎo)教師 李方敏 工作單位 武漢理工大學(xué)信息工程學(xué)院 設(shè)計(jì) (論文 )題目 : 基于 SOPC 的頻譜分析儀的設(shè)計(jì) 設(shè)計(jì)（論文）主要內(nèi)容 ： 本設(shè)計(jì)主要以 Altera 公司提出的 SOPC（ System On Programmable Chip） 技術(shù)為指導(dǎo)，研究基于 FPGA 的嵌入 IP 軟核的 SOPC 系統(tǒng)。以 NIOS II 軟核處理器為開發(fā)平臺設(shè)計(jì)了嵌入式頻譜分析儀。 并說明了基于 Nios II 的嵌入式頻譜分析儀的優(yōu)點(diǎn)和研制技術(shù)指標(biāo)，還對 Nios II 的體系結(jié)構(gòu)進(jìn)行了深入的分析。 要求完成的主要任務(wù) : 12 篇的相關(guān)文資料 (包括 2 篇英文文獻(xiàn) )。 。 ，利用 SOPC Builder 建立需要的 Nios II 系統(tǒng)，并利用 Nios II IDE 這個(gè)軟件在這個(gè)硬件基礎(chǔ)上完成頻譜分析的設(shè)計(jì)。然后再搭建外部的 AD采樣及顯示硬件模塊，完成整個(gè)系統(tǒng) 的設(shè)計(jì)；每周記錄設(shè)計(jì)的進(jìn)度。 3 張 1~2圖紙的描繪。 5000 字外文翻譯材料（原文不少于 20210 印刷字符）； 6. 完成至少 15000 字的畢業(yè)論文的撰寫及于答辯論文相關(guān)的工作。 必讀參考文獻(xiàn) : [1]周立功 .SOPC 嵌入式系統(tǒng)基礎(chǔ)教程 . 北京航空航天大學(xué) . 2021 [2]汪國強(qiáng)． SOPC技術(shù)及應(yīng)用 [M].北京：機(jī)械工業(yè)出版社， . [3] Baoping Tang． Implementation of Intelligent Virtual Controls Based on QinSModel[J].Proceedings of ， Jinan， China： 144150. 指導(dǎo)教師簽名 系主任簽名 院長簽名 (章 ) 武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 武漢理工大學(xué)本科學(xué)生畢業(yè)設(shè)計(jì)（論文）開題報(bào)告 目的及意義（含國內(nèi)外的研究現(xiàn)狀分析） 頻譜分析是信號分析處理中常用的分析方法，主要是在頻域上對信號進(jìn)行處理、分析以及顯示。目前，頻譜分析在生產(chǎn)實(shí)踐與科學(xué)研究中獲得了日益廣泛的應(yīng)用。例如 ，在聲納系統(tǒng)中，為了尋找海洋水面艦艇或潛艇，需要對噪聲信號進(jìn)行頻譜分析，以提取有用信息，判斷艦艇運(yùn)動速度、方向、位置、大小等：又如，對飛機(jī)、輪船、汽車、汽輪機(jī)、電機(jī)、機(jī)床等主體或部件進(jìn)行實(shí)際運(yùn)行的頻譜分析，可以提供設(shè)計(jì)數(shù)據(jù)和檢驗(yàn)設(shè)計(jì)效果，或者尋找振源和診斷故障，以便及時(shí)排除潛在故障因素，保證安全運(yùn)行等。 頻譜分析儀就是對我們所關(guān)心的信號進(jìn)行頻譜分析，并將頻譜分析的結(jié)果以圖象或數(shù)字的方式顯示出來，以讓我們了解信號的頻域特征。早期的硬件化頻譜分析儀實(shí)質(zhì)上是一臺掃頻接收機(jī)，輸入信號與本地振蕩信號在混頻器變頻后，經(jīng)過一組并聯(lián)的不同中心頻率的帶通濾波器，使輸入信號顯示在一組帶通濾波器限定的頻率軸上。由于帶通濾波器由電感、電容等多種無源、有源器件構(gòu)成，頻譜分析儀顯得很笨重，而且頻率分辨率不高。既然傅立葉變換可以把輸入信號分解成正交的頻率分量，同樣可起著濾波器類似的作用，借助快速傅立葉變換電路代替帶通濾波器，使頻譜分析儀的構(gòu)成簡化，分辨率增高，測量時(shí)間縮短，掃頻范圍擴(kuò)大，這就是現(xiàn)代頻譜分析儀。其典型代表，如 Agilent公司的 E4405頻譜分析儀。 但是，這類頻譜分析儀仍然是以硬件電路來實(shí)現(xiàn)的傳統(tǒng)意義上的頻譜分析儀，他們有 著自身無法克服的缺點(diǎn)：復(fù)雜性、封閉性和昂貴性等。隨著計(jì)算機(jī)技術(shù)的發(fā)展和普及，虛擬儀器技術(shù)的出現(xiàn)，傳統(tǒng)頻譜分析儀的這種形態(tài)將能為虛擬儀器所取代。虛擬儀器技術(shù)應(yīng)用到頻譜分析儀中，克服了傳統(tǒng)硬件化頻譜分析儀自身無法克服的缺點(diǎn)。這種 FFT頻譜分析儀將 FFT運(yùn)算的任務(wù)全交給 CPU來完成，在通道數(shù)少，采樣率低的情況下能很好地滿足分析要求，但在高速、 多點(diǎn)運(yùn)算 條件下難以滿足實(shí)際需求。所以我們要尋找一種更為合理的解決方案。 隨著微電子技術(shù)和信號處理技術(shù)的發(fā)展，電子系統(tǒng)的設(shè)計(jì)已不再是利用各種通用 IC 進(jìn)行 PCB 板級的設(shè)計(jì)而是轉(zhuǎn)向 以大規(guī)模 FPGA 或 ASIC 為物理載體的武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 系統(tǒng)芯片設(shè)計(jì) (SOPC 或 SOC)，同時(shí) EDA 工具的迅速發(fā)展，使得整個(gè)系統(tǒng)從行為算法級 (系統(tǒng)級 )到物理結(jié)構(gòu)級的全部設(shè)計(jì)易于在 FPGA 上實(shí)現(xiàn)。 Altera 公司提出的片上可編程系統(tǒng) (SOPC)解決方案，使得 FPGA 在嵌入式系統(tǒng)設(shè)計(jì)領(lǐng)域的地位越來越重要。 SOPC 是 PLD 和 ASIC 技術(shù)融合的結(jié)果。 利用 SOPC 解決方案可將 CPU、存儲器、 I／ O 接口、低電壓差分信號 (LVDS)技術(shù)、時(shí)鐘 數(shù)據(jù)自動恢復(fù)(CDR)以及鎖相環(huán) (PLL)等系統(tǒng)設(shè)計(jì)所必需的模塊集成到一片可編程器件 (PLD)上 ，構(gòu)成一個(gè)可編程的片上系統(tǒng)。目前，可編程器件供應(yīng)商還在不斷推出新的基于 FPGA 的嵌入式處理器及相應(yīng)的軟件開發(fā)工具。如 Altera 公司在第一代 Nios嵌入式處理器獲得成功的基礎(chǔ)上，推出了具有完善功能的軟件開發(fā)套件，包括 C／ C++編譯器、集成開發(fā)環(huán)境 (IDE)、 JTAG 調(diào)試器、實(shí)時(shí)操作系統(tǒng) (RTOS)和 TCP／ IP 協(xié)議棧的 32 位 RSIC 嵌入式處理器 NiosⅡ 。 基本內(nèi)容和技術(shù)方案 目前，高性能頻譜分析儀的典型產(chǎn)品主要以 Agilent和 Ramp。S公司的產(chǎn)品為主。國外高性能頻譜儀普遍采用嵌入式計(jì)算機(jī)技術(shù)，利用先 進(jìn)的計(jì)算機(jī)及其軟件資源作為控制平臺，使現(xiàn)場總線與智能儀表的發(fā)展呈現(xiàn)多種總線及其儀表共存發(fā)展的局面。頻譜分析儀大都帶有 GPIB接口， LAN接口和 UBS接口等，而且能進(jìn)行快速的遠(yuǎn)程網(wǎng)絡(luò)測量。國內(nèi)很少有自主產(chǎn)品。本設(shè)計(jì)提出一種解決方案，該方案在硬件設(shè)計(jì)上以 SOPC(片上可編程系統(tǒng) )技術(shù)為基礎(chǔ)，在單片 FPGA上實(shí)現(xiàn)整個(gè)系統(tǒng)構(gòu)建；其中 CPU選用 A1tera公司的 NIOS II軟核處理器進(jìn)行開發(fā)，硬件平臺關(guān)鍵模塊使用 Altera公司的 EDA軟件 Quartus II V8． 0設(shè)計(jì)。 本設(shè)計(jì)選擇基于 SOPC的頻譜分析儀的設(shè)計(jì) 這一研究課題，在將 Altera公司的 SOPC解方案 :NIOS II軟核處理器進(jìn)行應(yīng)用的同時(shí)，積極尋找 SOPC新的應(yīng)用領(lǐng)域，具有較大的工程意義。 實(shí)現(xiàn)基于 SOPC的數(shù)字頻譜分析儀的設(shè)計(jì)，算法采用周期圖法、系統(tǒng)的 FFT處理器使用硬件乘法器，加法器構(gòu)成，實(shí)現(xiàn)了信號的并行處理，實(shí)現(xiàn)數(shù)據(jù)無積壓處理。 NIOS II實(shí)現(xiàn)系統(tǒng)和顯示控制。另外從理論上講， 這種實(shí)現(xiàn)頻譜分析的方法，可以得到比模擬實(shí)現(xiàn)更高的頻率分辨率。這樣它便能夠很方便的解決了模擬系統(tǒng)分辨率不高和傳統(tǒng) DSP處理器速度慢缺點(diǎn)，方便實(shí)現(xiàn)了信號 高分辨的頻譜分析。 武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 在本 設(shè)計(jì)中，針對基于 SOPC的頻譜分析儀的實(shí)現(xiàn)著重做兩方面的工作。一是主要利用 Altera公司 DE2開發(fā)板上的資源，并添加一些需要的硬件資源形成頻譜分析儀的硬件板；另一方面利用 Altera公司的 SOPC Builder開發(fā)工具選擇需要的資源 (包括 CPU及外設(shè)等 )形成軟件開發(fā)平臺，在該平臺上進(jìn)行頻譜分析儀應(yīng)用程序的開發(fā)。本系統(tǒng)實(shí)現(xiàn)目標(biāo)是實(shí)現(xiàn)一個(gè)基于 SOPC的頻譜分析儀，該頻譜分析儀通過 VGA顯示輸入信號的頻譜。 進(jìn)度安排 第 1—3 周 : 查閱相關(guān)文獻(xiàn)資料，明確研究內(nèi)容，確定方案，完成開題報(bào)告。 第 4—5 周 : 收集有關(guān) SOPC 技術(shù)的資料，熟悉 NIOS II 開發(fā)平臺，能將 NIOS II 成功的植入 FPGA。 第 6—11 周 : 實(shí)現(xiàn)基于 SOPC 的數(shù)字頻譜分析儀的設(shè)計(jì)，解決 FFT核心技術(shù)。 第 12—13 周 : 完成 VGA 的顯示及外圍的硬件電路。 第 14—15 周 : 撰寫并修改畢業(yè)設(shè)計(jì)報(bào)告。 第 16 周 : 準(zhǔn)備論文答辯。 指導(dǎo)教師意見 指導(dǎo)教師簽名： 年 月 日 武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 目 錄 摘 要 ................................................................................................................................I Abstract.......................................................................................................................... II .............................................................................................................................. 1 SOPC 技術(shù)的概括及發(fā)展 ...................................................................................... 1 頻譜分析儀的現(xiàn)狀及意義 ..................................................................................... 1 本文的結(jié)構(gòu) .......................................................................................................... 2 ....................................................................................................................... 3 頻譜分析儀的總體方案的確定 .............................................................................. 3 基于 SOPC 頻譜儀的設(shè)計(jì)方案 .............................................................................. 5 頻譜分析儀的性能指標(biāo) ........................................................................................ 5 主要芯片介紹 ...................................................................................................... 6 硬件系統(tǒng)的建立 ................................................................................................... 7 SOPC 基本開發(fā)流程 ............................................................................................. 7 建立設(shè)計(jì)所需要的基本 SOPC 模塊 ..