【正文】 西 安 大 學(xué) 畢 業(yè) 設(shè) 計（論 文） 題 目： 多功能波形發(fā)生器的設(shè)計 學(xué) 院： 電子工程學(xué)院 系 部： 光電子技術(shù)系 專 業(yè)： 光電信息工程 班 級： 學(xué)生姓名： 導(dǎo)師姓名： 職稱： 副教授 起止時間： 2020 年 3 月 4 日 ——2020 年 6 月 14 日 畢業(yè)設(shè)計（論文）誠信聲明書 本人聲明：本人所提交的畢業(yè)論文《 多功能波形發(fā)生器的設(shè)計 》是本人在指導(dǎo)教師指導(dǎo)下獨立研究、寫作的成果，論文中所引用他人的文獻(xiàn)、數(shù)據(jù)、圖件、資料均已明確標(biāo)注；對本文的研究做出重要貢獻(xiàn)的個人和集體，均已在文中以明確方式注明并表示感謝。 本人完全清楚本聲明的法律后果，申請學(xué)位論文和資料若有不實之處，本人愿承擔(dān)相應(yīng)的法律責(zé)任。 論文作者簽名： 時間： 年 月 日 指導(dǎo)教師簽名： 時間： 年 月 日 西安郵電大學(xué) 畢業(yè)設(shè)計 (論文 )任務(wù)書 任務(wù)與要求 開始日期 20200304 完成日期 20200614 系主任 (簽字 ) 2020 年 3 月 17 日 任務(wù)： 1. 掌握可編程邏輯器件的工作原理； 2. 利用可編程邏輯器件完成 多功能波形發(fā)生器的設(shè)計并且進(jìn)行仿真驗證； 3. 完成畢業(yè)設(shè)計論文的撰寫。 要求： 1. 熟悉可編程邏輯器件的工作原理及 VHDL 語言編程； 2. 熟悉 QUARTUS II 軟件的使用；有一定的數(shù)字系統(tǒng)設(shè)計能力。 工作進(jìn)程 起止時間 工 作 內(nèi) 容 ———— 了解多功能波形發(fā)生器的功能及工作原理 — 熟悉可編程邏輯器件的工作原理， QUARTUSⅡ軟件的使用以及 VHDL 語言編程的相關(guān)知識 — 結(jié)合多功能波形發(fā)生器需要實現(xiàn)的功能，利用可編程邏輯器件完成多功能波形發(fā)生器的設(shè)計； — 根據(jù)所得結(jié)果進(jìn)行分析，用 Verilog 語言編程進(jìn)行仿真，驗證設(shè)計方案是否能實現(xiàn)多功能波形發(fā)生器的功能以及實現(xiàn)的效果如何 ； ———— 整理材料，撰寫論文。 主要參考書目 (資料 )： EDA 技術(shù)及應(yīng)用 ModelSim 電子系統(tǒng)分析及仿真等 主要儀器設(shè)備及材料： 計算機(jī)及相應(yīng)資料 論文 (設(shè)計 )過程中教師的指導(dǎo)安排： 每周三下午三號實驗樓 518 答疑 對計劃的說明： 無 指導(dǎo)教師簽字： 2020 年 3 月 6 日 西安大學(xué) 畢業(yè)設(shè)計 (論文 )開題報告 課題名稱： 多功能波形發(fā)生器的設(shè)計 電子工程學(xué)院 學(xué)院 光電子技術(shù) 系（部） 光電信息工程 專業(yè) 班 學(xué)生姓名 ： 學(xué)號 ： 指導(dǎo)教師 ： 報告日期 ： 2020 年 3 月 11 日 1． 本課題所涉及的問題及應(yīng)用現(xiàn)狀綜述 波形發(fā)生器亦稱函數(shù)發(fā)生器，作為實驗用信號源，是現(xiàn)今各種電子電路實驗設(shè)計應(yīng)用中必不可少的儀器設(shè)備之一。所謂多功能波形發(fā)生器是能夠產(chǎn)生大量的標(biāo)準(zhǔn)信號和用戶自定義信號，并保證高精度、高穩(wěn)定性、可重復(fù)性和已操作性的電子儀器。因而它具有廣闊的應(yīng)用前景。 可編程邏輯器件英文全稱為： programmable logic device 即 PLD。PLD 是 作為 一種通用集成電路產(chǎn)生的， 它 的邏輯功能按照用戶對器件編程來確定。 對于可編程邏輯器件，設(shè)計人員可利用價格低廉的 軟件工具快速開發(fā)、仿真和測試其設(shè)計。 然后，可快速將設(shè)計編程到器件中，并立即在實際運(yùn)行的電路中對設(shè)計進(jìn)行測試。 在設(shè)計階段中客戶可根據(jù)需要修改電路，直到對設(shè)計工作感到滿意為止。 這是因為 PLD 基于可重寫的 存儲器 技術(shù) —— 要改變設(shè)計，只需要簡單地對器件進(jìn)行重新編程 。 傳統(tǒng)波形發(fā)生器大多由振蕩器、放大器、衰減器、指示器和調(diào)制器組成。這種傳統(tǒng)設(shè)計方法的特點是硬件和軟件截然不同 ,設(shè)計中不可相互替代 ,而且硬件連線復(fù)雜 ,可靠性較差。硬件描述語言 VHDL 和可編程邏輯器件的廣泛應(yīng)用打破了硬件和軟件的屏障?；?Verilog 語言 ,以 EDA 技術(shù)作為開發(fā)手段 ,采用現(xiàn)場可編程器件作為控制核心實現(xiàn)的波形發(fā)生器 ,與傳統(tǒng)的設(shè)計相比較 ,不僅簡化了硬件控制 ,提高了系統(tǒng)的整體性能和工作可靠性 ,也為進(jìn)一步提高系統(tǒng)集成創(chuàng)造了條件。 本 課題所涉及的問題包括了解多功能波形發(fā)生器的功能，熟悉可編程邏輯器件的工 作原理、 QUARTUSⅡ軟件的使用及 Verilog 語言編程，利用可編程邏輯器件完成多功能波形發(fā)生器的設(shè)計并且進(jìn)行仿真驗證。 2． 本課題需要重點研究的關(guān)鍵問題、解決的思路及實現(xiàn)預(yù)期目標(biāo)的可行性分析 本課題需要重點研究的關(guān)鍵問題是利用可編程邏輯器件完成多功能波形發(fā)生器的設(shè)計并進(jìn)行仿真驗證。 解決思路是在深入理解多功能波形發(fā)生器的功能和可編程邏輯器件的工作原理的基礎(chǔ)上，用 Verilog 語言編程，利用可編程邏輯器件完成多功能波形發(fā)生器的設(shè)計并且進(jìn)行仿真，驗證設(shè)計方案是否能實現(xiàn)多功能波形發(fā)生器的功能以及實現(xiàn)的效果如 何。 3． 完成本課題的工作方案 — 了解多功能波形發(fā)生器的功能及工作原理； — 熟悉可編程邏輯器件的工作原理， QUARTUSⅡ軟件的使用以及VHDL 語言編程的相關(guān)知識； — 結(jié)合多功能波形發(fā)生器需要實現(xiàn)的功能，利用可編程邏輯器件完成多功能波形發(fā)生器的設(shè)計； — 根據(jù)所得結(jié)果進(jìn)行分析，用 Verilog 語言編程進(jìn)行仿真，驗證設(shè)計方案是否能實現(xiàn)多功能波 形發(fā)生器的功能以及實現(xiàn)的效果如何； — 整理材料，撰寫論文。 4． 指導(dǎo)教師審閱意見 指導(dǎo)教師 (簽字 )： 2020 年 3 月 13 日 I 目錄 摘要 ............................................................................................................................... II ABSTRACT ................................................................................................................III 引言 ................................................................................................................................ 1 1. EDA 與軟件簡介 ...................................................................................................... 2 EDA 技術(shù)發(fā)展 ................................................................................................ 2 FPGA 介紹 ...................................................................................................... 4 Modelsim 介紹 ................................................................................................ 5 Verilog 與 VHDL 語言介紹 ............................................................................ 5 測試激勵文件介紹 ......................................................................................... 6 軟件使用入門 ................................................................................................. 6 系統(tǒng)仿真軟件 Modulsim 使用 ........................................................... 6 Quartus II 軟件使用 .......................................................................... 9 2 系統(tǒng)總體設(shè)計 .......................................................................................................... 10 硬件總體框圖 ............................................................................................... 10 軟件總體框圖 ............................................................................................... 11 軟件與硬件設(shè)計總結(jié) .................................................................................... 11 3 系統(tǒng)各模塊設(shè)計 ..................................................................................................... 12 時鐘模塊設(shè)計 ............................................................................................... 12 增斜波設(shè)計 ................................................................................................... 15 減斜波設(shè)計 ................................................................................................... 17 方波設(shè)計 ....................................................................................................... 20 三角波設(shè)計 ............................................................................