【正文】 CAD2021 序列號和密鑰 D2AQ 中國 FPD平板設(shè)計系統(tǒng)軟件工具的應(yīng)用取得重大進展 軟件有限公司宣布，鄂爾多斯市源盛光電有限責任公司 (BOE6)已全面采用的系統(tǒng)，用于最先進顯示技術(shù)產(chǎn)品的開發(fā)和驗證。 本文引用地址： 工業(yè)和信息化部電子司副司長彭紅兵表示，平板顯示 產(chǎn)業(yè)是電子信息產(chǎn)業(yè)重要的組成部分和增長點，已成為國民經(jīng)濟增長的重要支撐。我國平板顯示產(chǎn)業(yè)存在的主要問題包括產(chǎn)業(yè)總體規(guī)模相對弱小、企業(yè)競爭能力不強，產(chǎn)業(yè)配套不完善等。在地方政府，行業(yè)協(xié)會，相關(guān)企業(yè)的共同努力下，產(chǎn)業(yè)鏈整合已經(jīng)取得了階段性成果。在軟件工具配套研發(fā)方面走在了前面，并取得了重大的進展，對我國 FPD 產(chǎn)業(yè)提升競爭力起到了積極的推動作用。 北京京東方科技集團股份有限公司總裁梁新清表示，中國顯示行業(yè)總的來說處于起步和快速發(fā)展前奏期，京東方將借此機會珍惜現(xiàn)在發(fā)展的良機，和上下游企業(yè)深度合作，本著技術(shù)創(chuàng)新，品質(zhì)為根的基本原則一起共創(chuàng)價值。在產(chǎn)業(yè)鏈的合作中，國內(nèi)供應(yīng)商有著本身的優(yōu)勢，他們對需求響應(yīng)快，能夠提供及時的技術(shù)支持與完善的定制化服務(wù)，能夠跟上京東方快速發(fā)展節(jié)奏，與京東方共同進步。在平板設(shè)計系統(tǒng)軟件方面，我們與華大九天保持著緊密的合作伙伴關(guān)系，在未來的發(fā)展中，我們將與華大九天繼續(xù)全面深入的合作，共同提升企業(yè)與產(chǎn)品的競爭力，迎接國際化競爭挑戰(zhàn)。 華大九天總經(jīng)理劉偉平表示，華大九天具有 20 多年的 EDA軟件開發(fā)經(jīng)驗，從 2021 年起，開始專注于平板設(shè)計軟件的開發(fā)，并將集成電路領(lǐng)域的成功經(jīng)驗與技術(shù)積 累應(yīng)用到平板設(shè)計領(lǐng)域中。提供一整套專業(yè)完善的平板設(shè)計解決方案和設(shè)計方法學(xué)咨詢服務(wù)，同時我們可以基于國內(nèi)平板企業(yè)的需求提供定制化功能開發(fā)。軟件工具是平板的核心之一，能夠幫助企業(yè)大幅提高設(shè)計效率，降低設(shè)計成本，提升平板產(chǎn)品質(zhì)量，縮短上市時間。華大九天將繼續(xù)針對平板產(chǎn)業(yè)的軟件使用需求，開發(fā)出覆蓋平板設(shè)計和生產(chǎn)工藝全流程的 CAD 平臺， 積極配合產(chǎn)業(yè)鏈發(fā)展，為提高我國 FPD 產(chǎn)業(yè)競爭力貢獻一份力量。 關(guān)于華大九天北京華大九天軟件有限公司成立于 2021 年 6 月，是由中國華大集成電路設(shè)計集團有限公司與國投高科技投資 有限公司共同投資設(shè)立，公司總部位于北京市望京科技創(chuàng)業(yè)園區(qū)。華大九天致力于提供專業(yè)的 EDA軟件、 IP及設(shè)計服務(wù)，包括模擬 /數(shù)模混合 IC設(shè)計全流程解決方案、數(shù)字 SoC設(shè)計優(yōu)化解決方案、平板 (FPD)設(shè)計優(yōu)化解決方案、定制化顧問服務(wù)。華大九天繼承了熊貓 EDA系統(tǒng) 九天系列工具軟件 20 多年的技術(shù)、產(chǎn)品、團隊、市場積累，擁有國內(nèi)規(guī)模最大、技術(shù)領(lǐng)先的 EDA研發(fā)團隊，同時也是中國最大的 EDA軟件供應(yīng)商。 華大九天針對平板設(shè)計提供全流程的解決方案。液晶顯示面板設(shè)計具有獨有的設(shè)計流程和設(shè)計方法學(xué)，華大九天緊密配合 液晶面板設(shè)計廠商，開發(fā)了貼合廠商實際設(shè)計需求的平板設(shè)計全流程解決方案。華大九天的 AetherFPD LE具有多個創(chuàng)新性的功能，包括 ERR， MSR 布線，SFT Slot 和 Job file 快速生成，用戶自定義字體等，極大提升了版圖設(shè)計效率。華大九天的AetherFPD SE 能夠快速實現(xiàn)層次化原理圖的設(shè)計，無縫集成了華大九天的 SPICE 仿真工具AeolusFPD和波形查看工具 iWaveFPD，能夠高效的實現(xiàn)電路設(shè)計和仿真驗證，無縫的集成確保了流程的平滑性和工具的易用性。華大九天還提供高效的版圖驗證工具 ArgusFPD，ArgusFPD 針對平板版圖矩陣結(jié)構(gòu)的特點，采用先進的層次算法，大大提升版圖驗證效率 。同時針對平板版圖不規(guī)則圖形多，易產(chǎn)生偽錯的特點，提供錯誤過濾功能，大大減少錯誤輸出個數(shù)，進一步提升版圖查錯效率。華大九天將以上各工具緊密集成于 AetherFPD 平臺，確保設(shè)計流程的完整性和平滑性，在確保設(shè)計質(zhì)量的同時使設(shè)計效率提升至少兩倍。 維修保障為背景，提出了 （組合） 測試模型的建立方法，基于此方法，設(shè)計了完善的便攜式，解決了 ICT 測試、功能測試及傳統(tǒng)測試 TPS 開發(fā)成本高，技術(shù)難度大，故障覆蓋率低的缺 陷。該測試系統(tǒng)現(xiàn)已成功擔負新型雷達裝備的維修保障任務(wù)，應(yīng)用表明，系統(tǒng)具有設(shè)計合理，性能穩(wěn)定、可靠，故障隔離準確等優(yōu)點。 雷達，作為一種重要的軍事武器裝備，在軍事上將其形象的比喻成作戰(zhàn)指揮員的 眼睛 ，在維護國家安全及領(lǐng)土完整中發(fā)揮著舉足輕重的作用。但隨著數(shù)字電路設(shè)計及制造技術(shù)的發(fā)展，特別是 CAD 設(shè)計軟件的進步及完善，單一的測試方法如 ICT（ InCircuit Test）測試、功能測試等已無法滿足新型雷達數(shù)字電路測試及的要求，邊界掃描 [1]測試將成為今后雷達裝備數(shù)字電路發(fā)展的主流技術(shù)。 基于對 ICT 測試、功能測試局限性的深入探討，以及對邊界掃描測試技術(shù)的研究與實踐，本文提出了 （組合） 邊界掃描測試模型的建立方法，并基于此方法，構(gòu)建了數(shù)字電路便攜式，實現(xiàn)了對新型雷達數(shù)字電路的高速、準確的測試。系統(tǒng)具有硬件設(shè)備小巧、便攜，性能穩(wěn)定、可靠，故障隔離率高等優(yōu)點，適合于戰(zhàn)地級實時維修保障，是大型在線測試、功能測試平臺的有效補充，較好的解決了測試設(shè)備受制于人及戰(zhàn)時應(yīng)急搶修等問題。 自動測試系統(tǒng)實現(xiàn) MERGE（組合） 測試模型的建立 IEEE 標準明確的規(guī)范了邊界掃描構(gòu)建原理及相 應(yīng)的測試方法。在故障診斷過程中，可利用 VLSI 芯片自帶的邊界掃描結(jié)構(gòu)及相關(guān)測試指令 [2],有效的實現(xiàn)對 VLSI 芯片引腳固定型、開路、橋接等故障類型的檢測。但待測試的數(shù)字電路模塊通常包括邊界掃描器件和非邊界掃描器件，本文提出的 MERGE 測試模型可通過已有的邊界掃描結(jié)構(gòu)實現(xiàn)對非邊界掃描芯片的測試，能夠拓展邊界掃描的測試范圍，提高 TPS 的故障覆蓋率。 基于邊界掃描測試技術(shù)的基本原理，構(gòu)建測試系統(tǒng)過程中創(chuàng)造性的提出了 MERGE 結(jié)構(gòu)測試模型，基本思想如圖 1 所示。 圖 1 邊界掃描 MERGE 測試示意 圖 其中， B 部分為待測數(shù)字電路 BUT， A部分為獨立于 BUT 外的邊界掃描擴展卡，該擴展卡可看作是一塊符合 IEEE 邊界掃描設(shè)計規(guī)范的數(shù)字電路。首先，集中將一個完整的數(shù)字電路 BUT 分為如下幾個部分：非邊界掃描芯片簇（ U1），邊界掃描芯片簇（ U2），混合芯片簇（ U3）。在這里 簇 的概念即將多個器件統(tǒng)稱為一個 簇 ，簇的范圍可以根據(jù)具體電路規(guī)模來進行劃分，可以小到單獨的一個 IC 或 UUT(Unit Under Test)，也可大到一個完整的BUT(Board Under Test)。 (1) MERGE非邊界掃描芯片簇（ U1）：非邊界掃描芯片是整個 BUT 網(wǎng)絡(luò)中一個有序的子集，是具有特定功能的電路。在 MERGE 理念中，通過對非邊界掃描芯片簇建立單獨的功能模型，將其作為邊界掃描芯片間的一個中間級信號傳輸模型， MERGE 到邊界掃描鏈路，結(jié)合 EXTEST邊界掃描指令，通過 Capture IR Shift IR Update IR Capture DR shift DR Update DR 等相應(yīng)操作，達到通過邊界掃描鏈路實現(xiàn)對非邊界掃描簇測試的目的。 (2) MERGE混合芯片 簇（ U3）：混合芯片簇指既含有非邊界掃描芯片，又含有邊界掃描芯片的混合電路（還可以含有一些中間級的模擬電路）。 MERGE 的思路與（ 1）類似，模型的驗證可通過將一組確定的測試矢量集 APPLY 至 MI（ Model Input），經(jīng)過確定的時間延遲，通過在 MO（ Model Output）將采集（ sample）到的響應(yīng)信號與寄存器中存貯的期望值相比較的方法實現(xiàn)測試。 (3) MERGE BSEC（ Boundary Scan External Card），通過 BSEC實現(xiàn)對 BUT 邊緣電路中非邊界掃描芯片簇或不含邊 界掃描芯片的 BUT 進行邊界掃描測試。測試時，將待測 BUT 作為非邊界掃描簇或混合邊界掃描簇，而將 BSEC 當作邊界掃描芯片簇，通過 MERGE 方法，將 BUT、接口電路、邊界掃描擴展卡電路虛擬成為一個含邊界掃描芯片的 BUT，具體實現(xiàn)與（ 1）、（ 2）類似。 測試系統(tǒng)硬件設(shè)計 為了減輕系統(tǒng)整機的重量，便于運輸及攜帶，本測試系統(tǒng)前端設(shè)備采用筆記本計算機作為主體來完成系統(tǒng)功能的實現(xiàn)和人機界面的交互 [3]，同時內(nèi)配 GPIBUSB 模塊、JTAGControlPCIUSB 控制器，分別控制可編程電源（ Agilent 6600）及 BS Interface Pod 模塊。整個硬件設(shè)計的核心為 BSEC(邊界掃描擴展卡 )、 JTAGControlPCIUSB 控制器及 BS Interface Pod模塊。其系統(tǒng)硬件框圖如圖 2 所示。 圖 2 系統(tǒng)硬件設(shè)計框圖 BSEC(邊界掃描擴展卡 ) MERGE 邊界掃描擴展卡采用符合 IEEE 邊界掃描標準的可測試性設(shè)計方案，應(yīng)用 5片 XILINX 公司的 XC95144 芯片構(gòu)建完整的從 TDI 至 TDO 的邊界掃描鏈路，其中掃描鏈路的上游電路及下游電路采用 74ACQ244 對信號進行緩沖及整形，以增強上游電路的扇出能力，同時整板的邊緣連接器采用了牢固可靠、抗腐蝕的歐式 Eurocard結(jié)構(gòu)形式的連接器，保證測試信號穩(wěn)定、可靠。原理圖如圖 3 所示。 圖 3 MERGE 邊界掃描擴展卡原理框圖 JTAGControlPCIUSB 控制器 JTAGControlPCIUSB 控制器是測試系統(tǒng)筆記本記算機與被測試單元（ BUT）進行信號控制的主要部件，實現(xiàn)工控機并行控制指令和數(shù)據(jù)向符合邊界掃描測試協(xié)議的串行指令和數(shù)據(jù)的轉(zhuǎn)換。電路采用 DSP+CPLD的電路設(shè)計模 式， DSP 芯片采用 TI 公司的 TMS320LF2407A，運行速度可高達 40MIPS（ 25ns）、具有至少 544 字的在片雙訪問存儲器 DARAM、 2K 大小的在片單訪問存儲器 SARAM， 32K 的片內(nèi)程序存儲器 FLASH； CPLD 選用 ALTERA公司的 MAX7000S系列的 EPM71285，其集成度為 600~5000 可用門、有 32~256 個宏單元和 36~155 個用戶自定義 I/O 引腳、其 的 I/O 電平與 DSP 芯片端口電平兼容、并可通過符合工業(yè)標準的 I/O引腳 JTAG接口實現(xiàn)在線編程及調(diào)試。 JTAGControlPCIUSB 控制器是 PCI/IEEE 標準的主控單元，當與 BS Interface Pod結(jié)合使用時，控制 IEEE 標準自適應(yīng)測試總線及與之相適應(yīng)的離散信號。同時，該控制器還可控制施加到測試總線上負責 JTAGControlPCIUSB控制器與 BS Interface Pod 進行通訊的低電壓差分信號（基于 TIA /EIA644 及 IEEE 標準）。 BS Interface Pod 模塊 BS Interface Pod 模塊，作為測試輸入 /輸出信號傳輸?shù)?中間級模塊，主要實現(xiàn)JTAGControlPCIUSB 控制器與 BUT之間測試通道的擴展和信號的同步與緩存。 FPGA（ Altera公司， EP20K160EBC3651）是本電路設(shè)計的核心，其功能是將前級 JTAGControlPCIUSB 控制器發(fā)出的不同的控制信號轉(zhuǎn)換成 UUT測試終端能夠識別的 TAP 控制信號，保證 TDI、 TCK、TMS、 TRST 準確施加到 UUT的測試端，同時將采集到的 TDO信號返回給測試前端控制模塊。74LVC125（ Buffer）則用來完成信號暫存，輸出級的 74LVC125還可增 強信號的扇出能力。整個 BS Interface Pod 模塊采用抗 EMI（電磁干擾）屏蔽封裝，前面板預(yù)留 4 個 20Pin的 JTAG控制端口，另外設(shè)計了一個電源指示燈，用于上電確認。 測試系統(tǒng)軟件設(shè)計 系統(tǒng)軟件在 Windows XP 環(huán)境下采用 Visual C++ 及 National Instruments 公司的LabWindows 集成開發(fā)環(huán)境完成。 Visual C++ Windows 程序開發(fā)功能，靈活性強、編程效率高； LabWindows 、豐富的 控件及儀器驅(qū)動程序，其支持虛擬儀器技術(shù)的特性是其它開發(fā)環(huán)境無法比擬的，同時它提供了豐富的軟件包接口，為軟件開發(fā)提供了極大的方便 [4]。 軟件設(shè)計采取了軟件模塊化及自頂向下的設(shè)計原則，首先根據(jù) MERGE 原則劃分電路模塊，將測試程序分割成不同的測試模塊，其次采用宏的方式構(gòu)建標準的測試模塊并優(yōu)化模塊接口，然后將其它待測模塊與該模塊接口進行有效鏈接，再分別進行編譯及調(diào)試，最后一起進行合并構(gòu)建完整的測試體。在開發(fā)過程中，將該軟件分為若干模塊不但減少了軟件的工作量，而且對于函數(shù)的公共部分進行了類的封裝，提高了模塊 的復(fù)用性 [5]，同時提高了軟件本身的可測試性。系統(tǒng)軟件流程如圖 4 所示。 圖 4 軟件工作流程圖 測試優(yōu)化