【正文】 畢業(yè)設(shè)計外文資料翻譯 專 業(yè)： 電子信息工程 姓 名： 學 號： 100701113 外文出處： 附 件： ； 。 指導教師評語： 簽名： 年 月 日 (用外文寫 ) 附件 1：外文資料翻譯譯文 第二章 處理器架構(gòu) 本章介紹了 Nios 的硬件結(jié)構(gòu)，包括 Nios II 架構(gòu)的所有單元功 能和 Nios II 處理器硬件實現(xiàn)的基本面。本章包含以下幾個部分： ■“處理器實現(xiàn)” ■“注冊文件” ■“算術(shù)邏輯單元” ■“復(fù)位和調(diào)試信號” ■“異常和中斷控制器” ■“內(nèi)存和 I / O 組織” ■ “ JTAG 調(diào)試模塊” Nios II 架構(gòu)描述的指令集架構(gòu)（ ISA ） 。在 ISA 架構(gòu)中需要一組用于指令功能單元的實現(xiàn)。 Nios II 的處理器核心是由 Nios II 指令集硬件設(shè)計和本文中所描述的功能單元來實現(xiàn)。該處理器核心不包括外圍設(shè)備或外界邏輯連接。它僅包括 Nios II 體系結(jié)構(gòu)所需實現(xiàn)電路。 Nios II 的架 構(gòu)包括了以下功能： ■注冊文件 ■算術(shù)邏輯單元（ ALU ） ■自定義邏輯接口指令 ■異?？刂破? ■內(nèi)部或外部中斷控制器 ■指令總線 ■數(shù)據(jù)總線 ■內(nèi)存管理單元（ MMU ） ■存儲器保護單元（ MPU ） ■數(shù)據(jù)高速緩存存儲器和指令 ■數(shù)據(jù)緊耦合存儲器接口和指令 ■ JTAG 調(diào)試模塊 處理器實現(xiàn) Nios II 體系結(jié)構(gòu)的功能單元由 Nios II 的基礎(chǔ)指令集構(gòu)成。然而，這并不表示任何單元功能都由硬件實施。 Nios II 的架構(gòu)指令集的描述，并不是一個特定的硬件實現(xiàn)。一種單元功能可以由硬件來實現(xiàn)，仿真軟件，或完全省 略。 Nios II 的實現(xiàn)是由特定的Nios II 的處理器核心來完成的。所有定義的指令集的實現(xiàn)可以參考的 Nios II 處理器參考手冊的相關(guān)章節(jié)。各個執(zhí)行情況如核心尺寸的減小或性能的提高都應(yīng)達到特定的目標。這種 Nios II 的架構(gòu)的靈活性允許不同的目標應(yīng)用程序適應(yīng)。 各個變量通常包含 3 種功能模式：本身包含的功能、增加的功能、硬件或軟件仿真實現(xiàn)。實例如下： ■更多的功能，例如，微調(diào)性能，可以增加或降低指令高速緩沖存儲器的量。更大的緩存增加大型程序的執(zhí)行速度，而規(guī)模較小的緩存節(jié)省芯片內(nèi)存。 ■包含的功能，例如，為了 降低成本，可以選擇省略 JTAG 調(diào)試模塊。這一功能可以節(jié)省邏輯芯片和存儲器資源，但它消除了軟件調(diào)試器對應(yīng)用程序的調(diào)試能力。 ■硬件或軟件仿真實現(xiàn)，例如，在控制應(yīng)用程序很少進行復(fù)雜的運算，可以在仿真軟件選擇適合的除法指令來實現(xiàn)。硬件芯片卸下除法指令上，但會增加程序的操作執(zhí)行時間。 有關(guān) Nios II 內(nèi)核支持的功能信息，請參考 Nios II 處理器參考手冊的核心實施細則的篇章。關(guān)于用戶想了解 Nios II 處理器參數(shù)的完整詳細信息，請參閱 Nios II 處理器參考手冊的實例篇章。 寄存器文件 Nios II 的架構(gòu)支持一 個平面寄存器文件，包括 32 個 32 位通用整數(shù)寄存器，以及多達 32 個 32 位控制寄存器。該架構(gòu)支持管理員和用戶模式，可以使系統(tǒng)在運行應(yīng)用錯誤程序時可以保護控制寄存器。 Nios II 處理器可以有一個或多個映射寄存器集。映射寄存器集是一套完整的 Nios II的通用寄存器。狀態(tài)寄存器的 CRS 字段表示該寄存器為正在使用。一個指令通常訪問一個通用寄存器。 映射寄存器組的一個典型功能是加速上下文切換。當映射寄存器運行時， Nios II處理器有兩個特殊的指令 rdprs 和 wrprs 來移動寄存器組之間的數(shù)據(jù)。映射寄存器由系統(tǒng) 內(nèi)核操作，并是可見的應(yīng)用程序代碼。 Nios II 處理器最多可以有 63 映射寄存器集。 有關(guān)映射寄存器集實現(xiàn)和使用的詳細信息，請參閱 Nios II 處理器“寄存器”的編程模型和“異常處理”參考手冊。有關(guān) rdprs 和 wrprs 指令的詳細內(nèi)容，請參閱 Nios II處理器指令集參考手冊參考章節(jié)。 Nios II 的架構(gòu)允許增加的浮點寄存器。 算術(shù)邏輯單元 Nios II 的 ALU 用來存儲通用寄存器的數(shù)據(jù)。 ALU 將從一個或兩個寄存器的輸入和運算結(jié)果存回寄存器。 未實現(xiàn)的指令 有些 Nios II 處理器內(nèi)核實現(xiàn)不是由硬件 提供完整的 Nios II 指令集實現(xiàn)的。沒有硬件支持的指令被稱為未實現(xiàn)的指令。 該處理器產(chǎn)生異常時，它會發(fā)出一個未實現(xiàn)指令讓你的異常處理程序可以調(diào)用，模擬在操作的例程軟件。未實現(xiàn)指令不影響的程序員對程序的處理。想了解未實現(xiàn)指令的列表，請參閱 Nios II 處理器參考手冊的“編程模型”實例章。 自定義指令 Nios II 的架構(gòu)支持用戶自定義指令。 Nios II 的 ALU 直接連接到自定義邏輯指令，使您能夠?qū)崿F(xiàn)在業(yè)務(wù)被訪問和使用完全一樣的原生指令的硬件。 欲了解更多信息，請參考 Nios II 用戶指南的自定義指令 和 Nios II 處理器參考手冊的自定義指令實例。 浮點指令 Nios II 的架構(gòu)支持由 7541985 標準庫提供的單精度浮點指令?；靖↑c自定義指令包括單精度浮點的加法，減法，乘法和除法，并且可有基本指令集進行相關(guān)運算。這些浮點指令由自定義指令實現(xiàn)。浮點參數(shù)編輯器在進行除法運算時允許省略浮點從而使運行代碼不會產(chǎn)生大量的除法浮點。當你省略了除法浮點 指令時， Nios II 的編譯器自動實現(xiàn)除法浮點運算。在 Qsys 中，自定義指令的浮點根據(jù)硬件在包含自定義浮點的組件庫中說明。 要添加的自定義浮點指令，在 Nios II 內(nèi)核處理器 SOPC 中生成，想了解更多，請查詢 Nios II 處理器參考手冊的“自定義指令”實例。 Nios II 的浮動自定義指令說明是基于 Altera 的浮點宏功能包含： ALTFP_MULT，ALTFP_ADD_SUB 和 ALTFP_DIV。 有關(guān)浮點宏功能，包括的更多信息和設(shè)備資源的使用，請參閱宏功能用戶指南，可在 Altera 網(wǎng)站的 IP 和宏功能的相關(guān)文獻。 在 Nios II 軟件開發(fā)工具識別的 C 代碼，它利用的優(yōu)勢浮點指令存在于處理器核心。當自定義浮點指令存在于你的目標硬件， Nios II 的編譯器編譯你的代碼 以使用自定義指令進行浮點運算，包括加法，減法，乘法，除法和 NEWLIB 數(shù)學庫。 軟件開發(fā)的思考 為您的硬件設(shè)計的最佳選擇取決于之間的浮點平衡用法，硬件資源使用情況和性能。而浮點定制說明加快浮點運算，它們大大加快了您的硬件設(shè)計。如果資源的使用是一個問題，則考慮重新加工您算法來減少浮點運算。 您可以在你的軟件中使用＃ pragma 指令，從而比較硬件和軟件的浮點指令的實現(xiàn)。下面的＃ pragma 指令由 Nios II 編譯器忽略浮點指令，并由軟件實現(xiàn)。這些＃ pragma 指令的作用域是整個 C 文件。 ■ pragma no_custom_fadds— 強制軟件實現(xiàn)浮點加 ■ pragma no_custom_fsubs— 強制軟件實現(xiàn)的浮點減 ■ pragma no_custom_fmuls— 強制軟件實現(xiàn)的浮點乘 ■ pragma no_custom_fdivs— 強制軟件實現(xiàn)的浮點除 Nios II 的指令集仿真器（ ISS）在 Nios II 集成開發(fā)環(huán)境（ IDE）不支持自定義指令。如果你需要運行軟件在國際空間站上，禁用軟件浮點定制指令與在＃ pragma 指令。 所有浮點自定義指令都是單精度運算。雙精度浮點運算是在軟件中實現(xiàn)。當 浮點定制指令不存在，在 Nios II 編譯把浮點常量作為雙精度值。然而，隨著自定義浮點指令，在 Nios II 編譯器中將浮點常量因為默認情況下的單精度數(shù)。這使得所有浮點表達式在硬件中進行評估，并節(jié)約運行速度。 如果您不希望浮點常量被自定義成單精度值，每一個恒定值前加 L，則指示編譯器將常量作為一個雙精度浮點值。在這種情況下，如果一個表達式包含一個 浮點常量，表達式中的每一項被轉(zhuǎn)換為雙精度。表達式被計算用軟件實現(xiàn)的雙精度四則運算表示，但運算速度的減慢。 如果是 GCC4 編譯器工具鏈，預(yù)編譯的庫編譯雙精度浮點常量。預(yù)編 譯浮點行為庫函數(shù)如 sin（）和 cos（）是不受的存在浮點自定義指令影響的。 以獲得關(guān)于 Nios II 處理器的復(fù)位信號更多信息，請參閱 Nios II 處理器參考手冊的“高級功能選項”實例。對于 Nios II 處理器矢量和調(diào)試信號的更多信息，請參閱 Nios II處理器參考手冊中“ JTAG 調(diào)試模塊選項”的實例篇章。 異常和中斷控制器 Nios II 處理器包括硬件處理異常，包括硬件中斷。它也包括一個可選的外部中斷控制器（ EIC）接口。該 EIC 界面，您可以通過添加自定義的中斷控制器來處理一個復(fù)雜的系統(tǒng)。 異常控制器 Nios II 的架構(gòu)有一個簡單的向量異?？刂破鱽硖幚硭械漠惓ｎ愋汀．惓？刂破鳎▋?nèi)部硬件中斷，從而使處理器執(zhí)行轉(zhuǎn)移到異常地址。異常處理程序地址確定異?？刂破?，并調(diào)度一個合適的異常程序。異常地址由在 Qsys 中的 Nios II 處理器參數(shù)指定的編輯器和 SOPC 構(gòu)成。 所有的異常都是精確的。該處理器已完成執(zhí)行精確的手段的錯誤指令之前的所有指令，并沒有開始執(zhí)行說明以下錯誤指令。一旦異常處理程序清除異常則異常處理器恢復(fù)執(zhí)行程序。 EIC 接口 EIC 接口可以提高硬件中斷的性能，還可以減少程序的中斷延遲。 EIC 接口 通常用于與映射寄存器組結(jié)合，而你需要的不僅僅是 Nios II 內(nèi)部提供 32 個中斷控制器。 Nios II 處理器通過 EIC 接口連接到 EIC 。目前， EIC 中斷由 Qsys 和 SOPC 內(nèi)部的中斷控制器連接構(gòu)成。 EIC 自動選擇并連接到 Nios II 處理器，與中斷處理程序的地址和寄存器組選擇信息相連接。 EIC 特定中斷算法的實現(xiàn)，一般根據(jù)中斷優(yōu)先級來判斷處理順序。 Nios II 處理器不依賴于任何特定的中斷優(yōu)先級方案中的 EIC。對于外部中斷， EIC 接口自主提供中斷級別。 Nios II 處理器用于確定中斷程序的中斷級。任何 外部中斷可配置一個沒有被屏蔽 位，并且沒有中斷級別。 EIC 接口可以通過軟件配置。當 EIC 接口和映射寄存器集在 Nios II 內(nèi)核實現(xiàn)時，你必須確保你的軟件是在 Nios II 或更高版本上建立的。早期版本有 ERET 指令與映射寄存器不兼容的實現(xiàn)功能。 EIC 的典型例子，在嵌入式外設(shè) IP 用戶指南的中斷向量控制器章節(jié)中。有關(guān) EIC使用細節(jié)，請參考 Nios II 處理器參考手冊的編程模型“異常處理”一章。 內(nèi)部中斷控制器 Nios II 的架構(gòu)支持 32 個內(nèi)部硬件中斷。處理器核心有 32 個電平敏 感的中斷請求（ IRQ）輸入， IRQ0 至 IRQ31，提供了獨特的輸入為每個中斷源。 IRQ 優(yōu)先級是由軟件決定，該架構(gòu)支持中斷嵌套?？梢酝ㄟ^啟用和禁用任何單獨的中斷源來控制使能寄存器，其中包含一個中斷軟件使能位由 IRQ 輸入。軟件可以通過啟用和禁用使用的 PIE 位來控制狀態(tài)寄存器。當且僅當下列所有條件為真時，硬件中斷產(chǎn)生： ■狀態(tài)寄存器的 PIE 位為 1 ■一個中斷請求輸入， IRQn，有效 ■相應(yīng)的 n 位使能寄存器的值為 1 在 SOPC 中， Nios II 處理器內(nèi)核提供中斷向量自定義指令，從而加速中斷向量調(diào)度，以減少 程序的中斷延遲。 EIC 接口的中斷向量自定義指令與 Altera 的中斷向量控制器比使用效率較低，從而棄用 Qsys。 Altera 建議使用 EIC 接口。 有關(guān)中斷向量定制指令，請參閱 Nios II 處理器參考手冊“自訂指令選項”實例。 內(nèi)存和 I / O 組織 本節(jié)介紹了 Nios II 內(nèi)存的硬件細節(jié)， I / O 的組織。涵蓋了一般概念所有的 Nios II的處理器系統(tǒng)，以及從系統(tǒng)到系統(tǒng)的功能。 Nios II 內(nèi)存和 I / O 的組織的靈活特性是 Nios II 處理器系統(tǒng)與傳統(tǒng)的微控制器之間的最顯著差異。由于 Nios II 處理器在存 儲器和外設(shè)是可配置的，因此內(nèi)存和 I / O 組織變化是從系統(tǒng)到系統(tǒng)。 Nios II 的核心采用以下提供的指令對內(nèi)存和 I/ O 進行訪問： ■主端口指令， Avalon 內(nèi)存映射（ AvalonMM）主端口通過系統(tǒng)互聯(lián)架構(gòu)連接到指令存儲器 ■緩存指令，將高速緩沖存儲器的內(nèi)容存儲到 Nios II 內(nèi)核 ■數(shù)據(jù)存儲器中的數(shù)據(jù)主端口， AvalonMM 主端口和系統(tǒng)互聯(lián)架構(gòu)外設(shè)連接 ■高速數(shù)據(jù)緩存存儲器內(nèi)部的數(shù)據(jù)存儲到 Nios II 的核心 ■緊耦合指令或數(shù)據(jù)存儲器端口的接口快速將 Nios II 內(nèi)核外的數(shù)據(jù)存儲到芯片內(nèi) Nios II 的架構(gòu)可處理硬件程序的細節(jié)，所以程