【正文】 度 256色視頻控制技術及無線遙控等國際先進水平技術，近年在全彩 色 LED 顯示屏、 256 級灰度視頻控制技術、集群無經(jīng)線控制、多級群控技術等方面均有國內先進、達到國際水平的技術和產品出現(xiàn)； LED 顯示屏控制專用大規(guī)模集成電路也已由國內企業(yè)開發(fā)生產并得到應用。 LED 顯示屏產業(yè)培養(yǎng)形成了一批 LED 顯示屏科技隊伍，在全國 LED 顯示屏行業(yè)的從業(yè)人數(shù) 6000 人中，科技人員有 2800 多人，將近 50%。 LED 顯示屏產業(yè)正成為我國電子信息產業(yè)的重要組成部分，也是平板顯示領域唯一立足國內形成的民族高科技產業(yè)。 （ 2） LED 顯示屏的發(fā)展趨勢 現(xiàn)代信息社會中，作為人一機信息視覺傳播媒體的顯示產品 和技術得到迅速發(fā)展，進入二十一世紀的顯示技術將是平板顯示的時代， LED 顯示屏作為平板顯示的主導產品之一無疑會有更大的發(fā)展，并有可能成為二十一世紀平板顯示的代表性主流產品。高亮度、全彩化藍色及純綠色 LED 產品自出現(xiàn)以來，成本逐年快速降低，已具備成熟的商業(yè)化條件?；A材料的產業(yè)化。使 LED 全彩色顯示產品成本下降，應用加快。 LED 產品性能的提高，使全彩色顯示屏的亮度、色彩、白平衡均達到比較理想的效果，完全可以滿足戶外全天候的環(huán)境條件要求，同時，由于全彩色顯示屏價格性能比的優(yōu)勢，預計在未來幾年的發(fā)展中，全彩色 LED顯示屏在戶外廣告媒體中會越來越多地代替?zhèn)鹘y(tǒng)的燈箱、霓紅燈、磁翻板等產品，體育場館的顯示方面全彩色 LED 屏更會成為主流產品。全彩色 LED 顯示屏的廣泛應用會是 LED 顯示屏產業(yè)發(fā)展的一個新的增長點。 未來 LED 顯示屏會向著標準化、規(guī)范化，產品結構多樣化的方向發(fā)展 [2]。 （ 3）選題意義 該設計課題使我們能夠掌握 LED顯示屏的基本顯示原理和設計方法，對 LED顯示屏這個行業(yè)有了較為深刻的了解和認識。并且對大學期間所學習的一些理論進行了實踐，使我們對所學過的理論知識有了新的認識。并且通過該設計課題掌握了 51 單片機的的軟 硬件開發(fā)工具的使用方法，為以后從事相關行業(yè)的工作積累了實際工作經(jīng)驗。目前我國的信息行業(yè)發(fā)展迅速，作為主要平面顯示媒介的LED 顯示屏的作用也越練越廣泛，相關的從業(yè)人員也會越來越緊缺。但同時應該清楚的認識到我國的 LED 技術雖然發(fā)展迅速但和世界先進水平還有一定的差距。因此此課題不論是對自己的就業(yè)還是對我國 LED 顯示技術的發(fā)展都有非常現(xiàn)實與積極的意義 設計目標及采取的方案 本設計的目標 畢業(yè)設計是學生完成本專業(yè)教學計劃達到培養(yǎng)目標的重要的教學環(huán)節(jié)，是教學計劃中綜合性最強的實踐性教學環(huán)節(jié)，它對于 培養(yǎng)學生正確的思想和工作作風，提高學生綜合運用專業(yè)知識分析和解決實際問題的能力，達到工程技術人員所必須具備的基本素質等方面具有重要的意義。 本設計的理論基礎是單片機技術基礎，模擬和數(shù)子電路。比如 AT89C51 芯片的一些工作原理是在 MCS— 51 的基礎上通過改進完成的。三極管和 74LS164 74HC595 的工作原理也分別在模擬和數(shù)子電路里介紹過。 通過本設計不僅把以前學過的知識重新溫習，而且在查閱課外資料時還有好多芯片都是以學過的芯片為基礎，并且在其基礎上改進和完善的。 通過這次畢業(yè)設計使我在學校學習的理論知識 和實際應用有機地結合起來，同時也能培養(yǎng)我獨立思考、勇于創(chuàng)新的科學態(tài)度和鉆研精神，為我將要踏上工作崗位做一次提前的鍛煉。 本設計采取的方案 1） 利用單片機控制技術控制 LED 的顯示，再結合單片機的程序作線路布置，即硬件設計。 2） 行列電路設計，分析電路圖確定整個系統(tǒng)大概的規(guī)模。 3） 進行系統(tǒng)分析，通過系統(tǒng)分析，確定該系統(tǒng)該具有那些功能，有那些模塊，各個模塊之間是怎樣聯(lián)系的，以及怎樣組合的。 4） 確定所需的元器件，然后通過電路圖進行連接。 5） 集合程序調試，調試整個的系統(tǒng)模塊的功 能，看各個功能是否能正常運行，并找出程序中的錯誤，改正這些錯誤。 6） 最終能在 LED 電路板上顯示所要的圖形或漢字。 2 方案的實現(xiàn) 總體設計 從理論上說，不論顯示圖形還是文字，只要控制與組成這些圖形或文字的各個點所在的位置相對應的 LED 器件發(fā)光，就可以得到我們想要的顯示結果，這種同時控制各個發(fā)光點亮滅的方法稱為靜態(tài)驅動顯示方式。 16ｘ 16 的點陣共有256 個發(fā)光二極管，顯然單片機沒有這么多的端口，如果我采用鎖存器來擴展端口，按 8 位的鎖存器來計算， 16ｘ 16 的點陣需要 256/8=32 個鎖存器。這個數(shù)字很龐大，因為我們僅僅是 16ｘ 16 的點陣，在實際應用中的顯示屏往往要大得多，這樣在鎖存器上花的成本將是一個很龐大的數(shù)字。因此在實際應用中的顯示屏幾乎都不采用這種設計，而采用另外一種稱為動態(tài)掃描的顯示方法。 動態(tài)掃描的意思簡單地說就是逐行輪流點亮，這樣掃描驅動電路就可以實現(xiàn)多行（比如 16行）的同名列共用一套驅動器。具體就 16ｘ 16的點陣來說，把所有同 1行的發(fā)光管的陽極連在一起，把所有同 1 列的發(fā)光管的陰極連在一起（共陽極的接法），先送出對應第一行發(fā)光管亮滅的數(shù)據(jù)并鎖存，然后選通第 1行 使其燃亮一定時間，然后熄滅；再送出第二行的數(shù)據(jù)并鎖存，然后選通第 2行使其燃亮相同的時間，然后熄滅；以此類推，第 16 行之后，又重新燃亮第 1行，反復輪回。當這樣輪回的速度足夠快（每秒 24 次以上），由于人眼的視覺暫留現(xiàn)象，就能夠看到顯示屏上穩(wěn)定的圖形了。 采用掃描方式進行顯示時，每一行有一個行驅動器，各行的同名列共用一個驅動器。顯示數(shù)據(jù)通常存儲在單片機的存儲器中，按 8 位一個字節(jié)的形式順序排放。顯示時要把一行中各列的數(shù)據(jù)都傳送到相應的列驅動器上去，這就存在一個顯示數(shù)據(jù)傳輸?shù)膯栴}。從控制電路到列驅動器的數(shù)據(jù)傳輸可以采 用并列方式或串行方式。顯然，采用并行方式時，從控制電路到列驅動器的線路數(shù)量大，相應的硬件數(shù)目多。當列數(shù)很多時，并列傳輸?shù)姆桨甘遣豢扇〉摹? 采用串行傳輸?shù)姆椒?，控制電路可以只用一根信號線，將列數(shù)據(jù)一位一位傳往列驅動器，在硬件方面無疑是十分經(jīng)濟的。但是，串行傳輸過程較長，數(shù)據(jù)按順序一位一位地輸出給列驅動器，只有當一行的各列數(shù)據(jù)都以傳輸?shù)轿恢螅@一行的各列才能并行地進行顯示。這樣，對于一行的顯示過程就可以分解成列數(shù)據(jù)準備（傳輸）和列數(shù)據(jù)顯示兩部分。對于串行傳輸方式來說，列數(shù)據(jù)準備時間可能相當長，在行掃描周期確定 的情況下留給行顯示的時間就太少了，以致影響到 LED 的亮度。 解決串行傳輸中列數(shù)據(jù)準備和列數(shù)據(jù)顯示的時間矛盾問題，可以采用重疊處理的方法。即在顯示本行各列數(shù)據(jù)的同時，傳送下一列數(shù)據(jù)。為了達到重疊處理的目的，列數(shù)據(jù)的顯示就需要具有所存功能。經(jīng)過上述分析，就可以歸納出列驅動器電路應具有的功能。對于列數(shù)據(jù)準備來說，它應能實現(xiàn)串入并處的移位功能；對于列數(shù)據(jù)顯示來說，應具有并行鎖存的功能。這樣，本行已準備好的數(shù)據(jù)打入并行鎖存器進行顯示時，串并移位寄存器就可以準備下一行的列數(shù)據(jù)，而不會影響本行的顯示。圖 1 為顯示屏電路實現(xiàn) 的結構框圖。 圖 1 顯示屏電路框圖 單 片 機 列驅動器 LED 顯示點陣 電源 行驅動器 3 系統(tǒng)硬件設計 AT89C51 芯片的介紹 AT89C51 單片機為很多嵌入式控制系統(tǒng)提供了一種靈活性高且價廉的方案。圖片見下圖 。 圖 2 89C51 管腳圖 VCC：供電電壓。 GND：接地。 P0 口： P0 口為一個 8 位漏級開路雙向 I/O 口，每腳可吸收 8TTL 門電流。當 P1口的管腳第一次寫 1 時，被定義為高阻輸入。 P0 能夠用于外部程序數(shù)據(jù)存儲器，它可以被定義為數(shù)據(jù) /地址的第八位。在 FIASH 編程時， P0 口作為原碼輸入口，當 FIASH 進行校驗時， P0 輸出原碼，此時 P0 外部必須被拉高。 P1 口： P1 口是一個內部提供上拉電阻的 8 位雙向 I/O 口， P1 口緩沖器能接收輸出 4TTL 門電流。 P1口管腳寫入 1 后，被內部上拉為高，可用作輸入， P1 口被外部下拉為低電平時，將輸出電流，這是由于內部上拉的緣故。在 FLASH 編程和校驗時， P1 口作為第八位地址接收。 P2 口： P2 口為一個內部上拉電阻的 8 位雙向 I/O 口， P2 口緩沖器可接收，輸出4 個 TTL 門電流，當 P2 口被寫 “1”時，其管腳被內部上拉電阻拉高，且作為輸入。并因此作為輸入時， P2 口的管腳被外部拉低，將輸出電流。這是由于內部上拉的緣故。 P2 口當用于外部程序存儲器或 16 位地址外部數(shù)據(jù)存儲器進行存取時，P2 口輸出地址的高八位。在給出地址 “1”時，它利用內部上拉優(yōu)勢，當對外部八位地址數(shù)據(jù)存儲器進行讀寫 時， P2 口輸出其特殊功能寄存器的內容。 P2 口在FLASH 編程和校驗時接收高八位地址信號和控制信號。 P3 口： P3 口管腳是 8 個帶內部上拉電阻的雙向 I/O 口，可接收輸出 4 個 TTL 門電流。當 P3 口寫入 “1”后，它們被內部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平， P3 口將輸出電流（ ILL）這是由于上拉的緣故。 P3 口也可作為 AT89C51 的一些特殊功能口，如下表所示： 口管腳 備選功能 RXD（串行輸入口） TXD（串行輸出口） /INT0（外部中斷 0） /INT1（外部中斷 1） T0（記時器 0 外部輸入） T1（記時器 1 外部輸入） /WR（外部數(shù)據(jù)存儲器寫選通） /RD（外部數(shù)據(jù)存儲器讀選通） P3 口同時為閃爍編程和編程校驗接收一些控制信號。 RST：復位輸入。當振蕩器復位器件時，要保持 RST 腳兩個機器周期的高電平時間。 ALE/PROG：當訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在 FLASH 編程期間，此引腳用于輸入編程脈沖。在平時， ALE 端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的 1/6。因此它可用作對外部輸出的脈沖或用于定時目的。然而要注意的是：每當用作外部數(shù)據(jù)存儲器時，將跳過一個 ALE 脈沖。如想禁止 ALE 的輸出可在 SFR8EH 地址上置 0。此時， ALE 只有在執(zhí)行 MOVX， MOVC 指令是 ALE 才起作用。另外，該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài) ALE 禁止，置位無效。 /PSEN：外部程序存儲器的選通信號。在由外部程序存儲器取指期間，每個機器周期兩次 /PSEN 有效。但在訪問外部數(shù)據(jù)存儲器時，這兩次有效的 /PSEN 信號將不出現(xiàn)。 /EA/VPP：當 /EA 保持低電平時，則在此期間外部程 序存儲器（ 0000HFFFFH），不管是否有內部程序存儲器。注意加密方式 1 時， /EA 將內部鎖定為 RESET；當 /EA 端保持高電平時，此間內部程序存儲器。在 FLASH 編程期間，此引腳也用于施加 12V 編程電源（ VPP）。 XTAL1：反向振蕩放大器的輸入及內部時鐘工作電路的輸入。 XTAL2：來自反向振蕩器的輸出 列驅動電路 列驅動電路由集成電路 74HC595 構成，它具有一個 8 位 串行輸入 /輸出或者并行輸出 的移位寄存器和一個 8位輸出鎖存器的結構，而且移位寄存器和輸出鎖存器的控制是各自獨立的，可以實現(xiàn)在顯示 本行各列數(shù)據(jù)的同時，傳送下一行的列數(shù)據(jù)，即達到重疊處理的目的。 74HC595 的管腳及內部結構形式如圖 3 所示。它的輸入側有 8 個串行移位寄存器，每個移位寄存器的輸出都連接一個輸出鎖存器。引腳 SER 是串行數(shù)據(jù)的輸入端。引腳 SRCLK 輸入移位寄存器的移位時鐘脈沖，在其上升沿發(fā)生移位，并將SER 的下一個數(shù)據(jù)打入最低位。移位后的各位信號出現(xiàn)在各移位寄存器的輸出端，也就是輸出鎖存器的輸入端。 RCLK 是輸出鎖存器的打入信號，其上升沿將移位寄存器的輸出打入到輸出鎖存器。引腳 OE 是輸 出三態(tài)門的開放信號，只有當其為低時鎖存器的輸出才開放，否則為高阻態(tài)。 SRCLR 信號是移位寄存器的清零輸入端，當其為低時移位寄存器的輸出全部為 0，由于 SRCLK 和 RCLK 兩個信號是互相獨立的，所以能夠做到輸入串行移位與輸出鎖存互不干擾。芯片的輸出端為 QA～ QH，最高位 QH可作為多片 74HC595 級連應用時，向上一級的級連輸出。但因 QH 受輸出鎖存器打入控制，所以還從輸出鎖存器前引出了 QH′，作為與移位寄存器完全同步的級連輸出。移位寄存和輸出鎖存的時序波形如圖 4 所示： 圖 3 74HC595 管腳圖和內部邏輯圖 行驅動電路 72LS164 為 8 位移位寄存器 ,其主要電特性的典型值如下： 54/74164 185mW 54/74LS164 80mW 當清除端（ CLEAR）為低電平時，輸出端（ QA－ QH）均為低電平。 串行數(shù)據(jù)輸入端（ A， B）可控制數(shù)據(jù)。當 A、 B 任意一個為 低電平 ，則禁止新數(shù)據(jù)輸入，在時鐘端（ CLOCK）脈沖上升沿作用下 Q0 為低電