【正文】 用的一個(gè)真正的 片上系統(tǒng) （ SoC）解決方案。它能夠以非常低的總的材料成本建立強(qiáng)大的 網(wǎng)絡(luò)節(jié)點(diǎn) 。CC2530 結(jié)合了領(lǐng)先的 RF 收發(fā)器的優(yōu)良性能，業(yè)界標(biāo)準(zhǔn)的增強(qiáng)型 8051 CPU，系統(tǒng)內(nèi)可編程 閃存， 8KB RAM 和許多其它強(qiáng)大的功能。 CC2530 有四種不同的閃存版本： CC2530F32/64/128/256，分別具有 32/64/128/256KB 的閃存。 CC2530 具有不同的運(yùn)行模式，使得它尤其適應(yīng)超低功耗要求的系統(tǒng)。運(yùn)行模式之間的轉(zhuǎn)換時(shí)間短進(jìn)一步確保了低能源消耗。 CC2530 引腳介紹 引腳名稱(chēng) 引腳 引腳類(lèi)型 描述 JDFJKDHFKAHGJHLKFHJHAKHFLJKDHFKLJASHDFKJHAKLDFHDLSFHKLDSJ DFSGSJDFKGHERUHJKDHKLSHDKJHKSHKFHLKGHDLSFGHDSKLFHGLDKSFHGLKFGDS AVDD1 28 電源（模擬） 2V– 模擬電 源連接 AVDD2 27 電源（模擬） 2V– 模擬電源連接 AVDD3 24 電源（模擬） 2V– 模擬電源連接 AVDD4 29 電源（模擬） 2V– 模擬電源連接 AVDD5 21 電源（模擬） 2V– 模擬電源連接 AVDD6 31 電源（模擬） 2V– 模擬電源連接 DCOUPL 40 電源（數(shù)字） 數(shù)字電源去耦。不使用外部電路供應(yīng)。 DVDD1 39 電源（數(shù)字） 2V– 數(shù)字電源連接 DVDD2 10 電源（數(shù)字 ） 2V– 數(shù)字電源連接 GND 接地 接地襯墊必須連接到一個(gè)堅(jiān)固的接地面。 GND 1， 2， 3， 4 未使用的 引腳 連 接到 GND P0_0 19 數(shù)字 I/O 端口 P0_1 18 數(shù)字 I/O 端口 P0_2 17 數(shù)字 I/O 端口 P0_3 16 數(shù)字 I/O 端口 P0_4 15 數(shù)字 I/O 端口 P0_5 14 數(shù)字 I/O 端口 P0_6 13 數(shù)字 I/O 端口 P0_7 12 數(shù)字 I/O 端口 P1_0 11 數(shù)字 I/O 端口 驅(qū)動(dòng)能力 P1_1 9 數(shù)字 I/O 端口 驅(qū)動(dòng)能力 P1_2 8 數(shù)字 I/O 端口 P1_3 7 數(shù)字 I/O 端口 P1_4 6 數(shù)字 I/O 端口 P1_5 5 數(shù)字 I/O 端口 P1_6 38 數(shù)字 I/O 端口 P1_7 37 數(shù)字 I/O 端口 P2_0 36 數(shù)字 I/O 端口 P2_1 35 數(shù)字 I/O 端 口 JDFJKDHFKAHGJHLKFHJHAKHFLJKDHFKLJASHDFKJHAKLDFHDLSFHKLDSJ DFSGSJDFKGHERUHJKDHKLSHDKJHKSHKFHLKGHDLSFGHDSKLFHGLDKSFHGLKFGDS P2_2 34 數(shù)字 I/O 端口 P2_3 33 數(shù)字 I/O 模擬端口 P2_4 32 數(shù)字 I/O 模擬端口 RBIAS 30 模擬 I/O 參考電流的外部精密偏置電阻 RESET_N 20 數(shù)字輸入 復(fù)位，活動(dòng)到低電平 RF_N 26 RF I/O RX 期間負(fù) RF 輸入信號(hào)到 LNA RF_P 25 RF I/O RX 期間正 RF 輸入信號(hào)到 LNA XOSC_Q1 22 模擬 I/O 32MHz 晶振引腳 1 或外部時(shí) 鐘輸入 XOSC_Q2 23 模擬 I/O 32MHz 晶振引腳 2 CC2530 功能介紹 RF/布局 – 適應(yīng) IEEE 的 RF 收發(fā)器 – 極高的接收靈敏度和抗干擾性能 – 可編程的輸出功率高達(dá) dBm – 只需極少的外接元件 – 只需一個(gè)晶振，即可滿(mǎn)足網(wǎng)狀網(wǎng)絡(luò)系統(tǒng)需要 – 6mm 6mm 的 QFN40 封裝 – 適合系統(tǒng)配置符合世界范圍的無(wú)線(xiàn)電頻率法規(guī)： ETSI EN 300 328 和 EN 300440（歐洲）， FCC CFR47 第 15 部分 (美國(guó) )和 ARIB STDT66（日本） 低功耗 – 主動(dòng)模式 RX（ CPU 空閑）： 24 mA – 主動(dòng)模式 TX 在 1dBm（ CPU 空閑）： 29mA – 供電模式 1（ 4 μ s 喚醒）： mA – 供電模式 2（睡眠定時(shí)器運(yùn)行）： 1 μ A – 供電模式 3（外部中斷）： μ A – 寬電源電壓范圍（ 2 V– V） 微控制器 – 優(yōu)良的性能和具有代碼預(yù)取功能的低功耗 8051 微控制器內(nèi)核 JDFJKDHFKAHGJHLKFHJHAKHFLJKDHFKLJASHDFKJHAKLDFHDLSFHKLDSJ DFSGSJDFKGHERUHJKDHKLSHDKJHKSHKFHLKGHDLSFGHDSKLFHGLDKSFHGLKFGDS – 3 64或 128KB 的系統(tǒng)內(nèi)可編程閃存 – 8KB RAM，具備在各種供電方 式下的數(shù)據(jù)保持能力 – 支持硬件調(diào)試 外設(shè) – 強(qiáng)大的 5 通道 DMA – IEEE MAC 定時(shí)器，通用定時(shí)器（一個(gè) 16 位定時(shí)器，一個(gè) 8 位定時(shí)器） – IR 發(fā)生電路 – 具有捕獲功能的 32kHz 睡眠定時(shí)器 – 硬件支持 CSMA/CA – 支持精確的數(shù)字化 RSSI/LQI – 電池監(jiān)視器和溫度傳感器 – 具有 8 路輸入和可配置分辨率的 12 位 ADC – AES 安全協(xié)處理器 – 2 個(gè)支持多種串行通信協(xié)議的強(qiáng)大 USART – 21 個(gè)通用 I/O 引腳（ 19 4 mA， 2 20 mA） – 看門(mén) 狗定時(shí)器 模塊說(shuō)明 CPU 和內(nèi)存 CC253x 芯片系列中使用的 8051 CPU 內(nèi)核是一個(gè)單周期的 8051 兼容內(nèi)核 。它有三種不同的內(nèi)存訪問(wèn)總線(xiàn)（ SFR， DATA 和 CODE/XDATA），單周期訪問(wèn) SFR，DATA 和主 SRAM。它還包括一個(gè)調(diào)試接口和一個(gè) 18 輸入擴(kuò)展中斷單元。 中斷控制器 總共提供了 18 個(gè) 中斷源 ，分為六個(gè)中斷組，每個(gè)與四個(gè) 中斷優(yōu)先級(jí) 之一相關(guān)。當(dāng)設(shè)備從活動(dòng)模式回到空閑模式，任一中斷服務(wù)請(qǐng)求就被激發(fā)。一些中斷還可以從睡眠模式（供電模式 13）喚醒設(shè)備。 內(nèi)存仲裁器 位于系統(tǒng)中心，因?yàn)樗ㄟ^(guò) SFR 總線(xiàn) 把 CPU 和 DMA 控制器和物理存儲(chǔ)器以及所有外設(shè)連接起來(lái)。內(nèi)存仲裁器有四個(gè)內(nèi)存訪問(wèn)點(diǎn)，每次訪問(wèn)可以JDFJKDHFKAHGJHLKFHJHAKHFLJKDHFKLJASHDFKJHAKLDFHDLSFHKLDSJ DFSGSJDFKGHERUHJKDHKLSHDKJHKSHKFHLKGHDLSFGHDSKLFHGLDKSFHGLKFGDS 映射到三個(gè)物理 存儲(chǔ)器 之一：一個(gè) 8KB SRAM、閃存存儲(chǔ)器和 XREG/SFR 寄存器 。它 負(fù)責(zé)執(zhí)行仲裁，并確定同時(shí)訪問(wèn)同一個(gè)物理存儲(chǔ)器之間的順序。 8KB SRAM 映射到 DATA 存儲(chǔ)空間 和部分 XDATA 存儲(chǔ)空間。 8KB SRAM 是一個(gè)超低功耗的 SRAM，即使數(shù)字部分掉電（供電模式 2 和 3）也能保留其內(nèi)容。這是對(duì)于低功耗應(yīng)用來(lái)說(shuō)很重要的一個(gè)功能。 32/64/128/256 KB 閃存塊 為設(shè)備提供了內(nèi)電路可編程的非易失性 程序存儲(chǔ)器 ，映射到 XDATA 存儲(chǔ)空間 。除了保存程序代碼和常量以外，非易失性存儲(chǔ)器允許 應(yīng)用程序 保存必須保留的數(shù)據(jù)，這樣設(shè)備重啟之后可以使用這些數(shù)據(jù)。使 用這個(gè)功能，例如可以利用已經(jīng)保存的網(wǎng)絡(luò)具體數(shù)據(jù)，就不需要經(jīng)過(guò)完全啟動(dòng)、網(wǎng)絡(luò)尋找和加入過(guò)程。 時(shí)鐘和 電源管理 數(shù)字內(nèi)核和外設(shè)由一個(gè) 低差穩(wěn)壓器供電。它提供了 電源管理 功能，可以實(shí)現(xiàn)使用不同供電模式的長(zhǎng)電池壽命的低功耗運(yùn)行。有五 種不同的復(fù)位源來(lái)復(fù)位設(shè)備。 外設(shè) CC2530 包括許多不同的外設(shè)，允許 應(yīng)用程序 設(shè)計(jì)者開(kāi)發(fā)先進(jìn)的應(yīng)用。 調(diào)試接口執(zhí)行一個(gè)專(zhuān)有的兩線(xiàn) 串行接口 ，用于內(nèi)電路調(diào)試。通過(guò)這個(gè)調(diào)試接口，可以執(zhí)行整個(gè)閃存 存儲(chǔ)器 的擦除、控制使能哪個(gè)振蕩器、停止和開(kāi)始執(zhí)行 用戶(hù)程序 、執(zhí)行 8051 內(nèi)核 提供的指令、設(shè)置代碼 斷點(diǎn) ，以及內(nèi)核中全部指令的 單步調(diào)試 。使用這些技術(shù)，可以很好地執(zhí)行內(nèi)電路的調(diào)試和外部閃存的編程。 設(shè)備含有閃存 存儲(chǔ)器 以存儲(chǔ)程序代碼。閃存 存儲(chǔ)器 可通過(guò)用戶(hù) 軟件 和調(diào)試接口 編程 。閃存控制器處理寫(xiě)入和擦除嵌入式閃存 存儲(chǔ)器 。閃存控制器允許頁(yè)面擦除和 4 字節(jié) 編程 。 I/O 控制器負(fù)責(zé)所有通用 I/O 引腳。 CPU 可以配置 外設(shè) 模塊是否控制某個(gè)引腳或它們是否受 軟件 控 制，如果是的話(huà)，每個(gè)引腳配置為一個(gè)輸入還是輸出，是否連接襯墊里的一個(gè)上拉或下拉電阻。 CPU 中斷可以分別在每個(gè)引腳上使能。每個(gè)連接到 I/O 引腳 的外設(shè)可以在兩個(gè)不同的 I/O 引腳位置 之間選擇，以確保在不同 應(yīng)用程序 中的靈活性。 JDFJKDHFKAHGJHLKFHJHAKHFLJKDHFKLJASHDFKJHAKLDFHDLSFHKLDSJ DFSGSJDFKGHERUHJKDHKLSHDKJHKSHKFHLKGHDLSFGHDSKLFHGLDKSFHGLKFGDS 系統(tǒng)可以使用一個(gè)多功能的五通道 DMA 控制器，使用 XDATA 存儲(chǔ)空間 訪問(wèn) 存儲(chǔ)器 ，因此能夠訪問(wèn)所有物理存儲(chǔ)器。每個(gè)通道（ 觸發(fā)器 、優(yōu)先級(jí)、傳輸模式、尋址 模式、源和目標(biāo)指針和傳輸計(jì)數(shù)）用 DMA 描述符在 存儲(chǔ)器 任何地方配置。許多硬件外設(shè)（ AES 內(nèi)核 、閃存控制器、 USART、 定時(shí)器 、 ADC 接口）通過(guò)使用DMA 控制器在 SFR 或 XREG 地址和閃存 /SRAM 之間進(jìn)行數(shù)據(jù)傳輸，獲得高效率操作。 定時(shí)器 1 是一個(gè) 16 位 定時(shí)器 ，具有定時(shí)器 /PWM 功能。它有一個(gè)可編程的分頻器，一個(gè) 16 位周期值，和五個(gè)各自可編程的計(jì)數(shù)器 /捕獲通道，每個(gè)都有一個(gè) 16 位比較值。每個(gè)計(jì)數(shù)器 /捕獲通道可以用作一個(gè) PWM 輸出或捕獲輸入信號(hào)邊沿的時(shí)序。它還可以配置在 IR 產(chǎn)生模式，計(jì)算 定時(shí)器 3 周期，輸出是 ANDed，定時(shí)器 3 的輸出是用最小的 CPU 互動(dòng)產(chǎn)生調(diào)制的消費(fèi)型 IR 信號(hào)。 MAC 定時(shí)器 （定時(shí)器 2）是專(zhuān)門(mén)為支持 IEEE MAC 或 軟件 中其他時(shí)槽的協(xié)議設(shè)計(jì)。 定時(shí)器有一個(gè)可配置的定時(shí)器周期和一個(gè) 8 位溢出計(jì)數(shù)器，可以用于保持跟蹤已經(jīng)經(jīng)過(guò)的周期數(shù)。一個(gè) 16 位捕獲 寄存器 也用于記錄收到 /發(fā)送一個(gè)幀開(kāi)始界定符的精確時(shí)間，或傳輸結(jié)束的精確時(shí)間，還有一個(gè) 16 位輸出比較寄存器可以在具體時(shí)間產(chǎn)生不同的選通命令（開(kāi)始 RX