【正文】 ...........23 系統(tǒng)仿真 .................................................................................................................24 6 結(jié)論 ...........................................................................................................................26 致 謝 .........................................................................................................................27 參考文獻 .........................................................................................................................28 附錄 1 系統(tǒng)原理圖 ..............................................................................29 附錄 2 相關(guān)模塊程序設(shè)計 ..............................................................................30 基于 DDS 的精密正弦信號發(fā)生器的設(shè)計 1 1 緒論 課題背景 DDS 是直接數(shù)字式頻率合成器（ Direct Digital Synthesizer）的英文縮寫。 頻率合成器是電子系統(tǒng)的心臟，是決定電子系統(tǒng)性能的關(guān)鍵設(shè)備。 在當(dāng)前社會中應(yīng)用非常廣泛，如通訊、導(dǎo)航、雷達、遙控遙測、電子測量以及現(xiàn)代化的儀器儀表工業(yè)等領(lǐng)域。而采用直接數(shù)字合成芯片 DDS 及外加 D/A 轉(zhuǎn)換芯片構(gòu)成的可控信號源，可產(chǎn)生正弦波、 調(diào)頻波、調(diào)幅波及方波等，并且其信號的頻率和幅度可由微機來精確控制，調(diào)節(jié)非常方便 [1]。 另外隨著 21 世紀(jì)的到來，人類正在跨入信息時代?，F(xiàn)代通信系統(tǒng)的發(fā)展方向是功能更強，體積更小，速度更快，功耗更低。而大規(guī)?？删幊唐骷?CPLD/FPGA 在集成度、功能和速度上的優(yōu)勢正好滿足通信系統(tǒng)的這些要求。所以今天無論是民用的移動電話、程控交換機、集群電臺、廣播發(fā)射機和調(diào)制解調(diào)器 ,還是軍用的雷達設(shè)備、圖形處理儀器、遙控遙測設(shè)備、加密通信機中 ,都已廣泛地使用大規(guī)?？删幊唐骷?[1]。由于數(shù)字技術(shù)在處理和傳輸信息方面的各種優(yōu)點，數(shù) 字技術(shù)和數(shù)字集成電路的使用已經(jīng)成為構(gòu)成現(xiàn)代電子系統(tǒng)的重要標(biāo)志。 電子系統(tǒng)的集成化，不僅可使系統(tǒng)的體積小、重量輕且功耗低，更重要的是可使系統(tǒng)的可靠性大大提高。因此自集成電路問世以來，集成規(guī)模便以 10 倍 /6 年的速度增長。從 20 世紀(jì) 90 年代初以來，電子系統(tǒng)日趨數(shù)字化、復(fù)雜化和大規(guī)模集成化。為滿足個人電腦、無繩電話和高速數(shù)據(jù)傳輸設(shè)備的發(fā)展需求，電子廠商們越加迫切地追求電子產(chǎn)品的高功能、優(yōu)品質(zhì)、低成本、微功耗和微小封裝尺寸 [2]。為達到此目標(biāo)，必須采用少量的 IC 器件使面積盡可能 研究此課題的目的和意義 隨著 我國的經(jīng)濟日益增長，社會對電子產(chǎn)品的需求量也就越來越大。 目前，我國的電子產(chǎn)品市場正在迅速的壯大，市場前景廣闊。 FPGA(Field Programmable Gate Array,現(xiàn)場可編程門陣列 )在現(xiàn)代數(shù)字電路設(shè)計中發(fā)揮著越來越重要的作用。FPGA/CPLD(Complex Programmable Logic Device)所具有的靜態(tài)可重復(fù)編程和動態(tài)在系統(tǒng)重構(gòu)的特性，使得硬件的功能可以像軟件一樣通過編程來修改，這樣就極大地提高了電子系統(tǒng)設(shè)計的靈活性和通用性，縮短了產(chǎn)品的上市時間并降低可電子系統(tǒng)的開發(fā)成 本， 與此同時 通訊、導(dǎo)航、雷達、遙控遙測、電子測量以及現(xiàn)代化的儀器儀表工基于 DDS 的精密正弦信號發(fā)生器的設(shè)計 2 業(yè)等領(lǐng)域?qū)τ?DDS 的精度和人性化操作的要求越來越高。 再加上現(xiàn)在 電子技術(shù) 突飛猛進 的發(fā)展，產(chǎn)品的技術(shù)含量越來越高，使得芯片的復(fù)雜程度越來越高，人們對數(shù)萬門乃至數(shù)百萬門設(shè)計的需求也越來越多，特別是專用集成電路（ ASIC）設(shè)計技術(shù)的日趨進步和完善，推動了數(shù)字系統(tǒng)設(shè)計的迅速發(fā)展。僅靠原理圖輸入方式已不能滿足要求，采用硬件描述語言 VHDL 的設(shè)計方式應(yīng)運而生，解決了傳統(tǒng)用電路原理圖設(shè)計大系統(tǒng)工程時的諸多不便，成為電子電路設(shè)計人員的最得力助手。 頻率合成 器是電子系統(tǒng)的心臟，是決定電子系統(tǒng)性能的關(guān)鍵設(shè)備。隨著現(xiàn)代無線電通信事業(yè)的發(fā)展，移動通信雷達制導(dǎo)武器和電子對抗等系統(tǒng)對頻率合成器提出越來越高的要求。低相噪高純頻譜和高速捷變的頻率合成器一直是頻率合成技術(shù)發(fā)展的主要目標(biāo)， DDS 技術(shù)的發(fā)展將有力地推動這一目標(biāo)的實現(xiàn)。 隨著數(shù)字信號處理和集成電路技術(shù)的發(fā)展，直接數(shù)字頻率合成（ DDS） 的 應(yīng)用也越來越廣泛。 DDS 具有相位和頻率分辨率高、穩(wěn)定度好、頻率轉(zhuǎn)換時間短、輸出相位連續(xù)、可以實現(xiàn)多種數(shù)字與模擬調(diào)制的優(yōu)點，而可編程門陣列（ FPGA）具有集成度高、通用性好、設(shè)計靈活 、編程方便、可以實現(xiàn)芯片的動態(tài)重構(gòu)等特點，因此可以快速地完成復(fù)雜的數(shù)字系統(tǒng)。由于模擬調(diào)相方法有生產(chǎn)性差、調(diào)試不方便、調(diào)制度控制不精確等缺點，因此采用數(shù)字方法實現(xiàn)各種模擬調(diào)制也越來越普遍 [3]。現(xiàn)在許多DDS 芯片 都 直接提供了實現(xiàn)多種數(shù)字調(diào)制的功能，實現(xiàn)起來比較簡單，而要實現(xiàn)模擬線性調(diào)制具有一定的難度。因此本 設(shè)計 介紹了一種 由單片機控制，并 采 用 FPGA 實現(xiàn) DDS 功能，產(chǎn)生頻率和相位可調(diào)的正弦波信號的方法。 波形發(fā)生器 通過巧妙的軟件設(shè)計和簡易的硬件電路，產(chǎn)生數(shù)字式的正弦波相位、頻率和幅值可調(diào)的信號。信號的頻率、相位可通過鍵盤輸入并顯示。與現(xiàn)有各類型波形發(fā)生器比較而言，產(chǎn)生的數(shù)字信號干擾小，輸出穩(wěn)定，可靠性高，特別是操作簡單方便，成本低 。 本文主要 研究的 工作 和目標(biāo) 信號發(fā)生器一般是指能自動產(chǎn)生具有一定頻率和幅度的正弦波、三角波（鋸齒波）、方波（矩形波）、階梯波等電壓波形的電路或儀器 [4]。本設(shè)計主要研究由單片機控制， 以單片機系統(tǒng)作為主控制部分， 用現(xiàn)場可編程邏輯器件 FPGA 實現(xiàn) DDS 功能，產(chǎn)生 頻率、相位可調(diào)的 精密 正弦波信號， 其各功能模塊采用 硬件描述語言 VHDL 來基于 DDS 的精密正弦信號發(fā)生器的設(shè)計 3 實現(xiàn)和仿真的方法， 并對設(shè)計系統(tǒng)進行理論性測試分析，達到課題研究目標(biāo)和目的。 設(shè)計目標(biāo)實現(xiàn)信號發(fā)生器特性 要求 如下： （ 1）信號發(fā)生器頻率范圍為 20Hz 到 20KHz，進步頻率為 20Hz； （ 2）信號發(fā)生器產(chǎn)生兩路輸出正弦波信號，峰峰值分別在 5V變化； （ 3）信號發(fā)生器數(shù)字顯示頻率、相位差等參數(shù)。 （ 4）信號發(fā)生器相位差 0176?！?359176。，步進 1176。； 基于 DDS 的精密正弦信號發(fā)生器的設(shè)計 4 2 設(shè)計 方案 的概述及 論證 系統(tǒng)的性能要求 首先對本題目進行分析知， 信號發(fā)生器由 單片機 、接口電路、 FPGA、低通濾波器 、 D/A 轉(zhuǎn)換等部分 組成， 其中主要為用 FPGA 實現(xiàn)直接數(shù)字頻率合成器 (DDS)的功能及單片機的控制功能。單片機 通過接口電路 控制 FPGA 構(gòu)成的 DDS 系統(tǒng)，通過鍵盤 送人頻率控制字、相位控制字和幅值控制字，使其輸出一定頻率、相位和幅值的正弦波信號，經(jīng)過低通濾波器后形成平滑的正弦波。 可知 系統(tǒng)的性能要求 如下 ： （ 1） 頻率范圍 20Hz～ 20KHZ，步進 20Hz； （ 2） 相位 差 0176?！?359176。，步進 1176。； （ 3）兩路輸出正弦 波信號，峰峰值分別在 ～ 5V變化； （ 4）數(shù)字顯示頻率、相位差。 方案論證與比較 由于本系統(tǒng)由多部分和模塊組成，在此根據(jù)各部分的基本原理，對各方案進行分析和比較從而得出好的設(shè)計方案。 方案一 ： 采用震蕩器頻率合成方案。具體方案如下：首先通過頻率合成技術(shù)產(chǎn)生所需要頻率的方波，通過積分電路就可以得到同頻率的三角波，再經(jīng)過濾波器就可以得到正弦波。其優(yōu)點是工作頻率可望做得很高，也可以達到很高的頻率分辨率；缺點是使用的濾波器要求通帶可變，實現(xiàn)很難，高低頻率比不可能做得很高。 方案二 ：采用專用 DDS 芯片 AD9852 來設(shè)計，其總體框圖如圖 21 所示。在設(shè)計界里眾所周知， DDS 器件采用高速數(shù)字電路和高速 D/A 轉(zhuǎn)換技術(shù)，具有頻率轉(zhuǎn)換時間短、頻率分辨率高、頻率穩(wěn)定度高、輸出信號頻率和相位可快速程控切換等優(yōu)點，所以，我們可以利用 DDS 具有很好的相位控制和幅度控制功能，另外其數(shù)據(jù)采樣功能也是極具精確和完善的，它可以產(chǎn)生較為精確的任何有規(guī)則波形信號， 可以實現(xiàn)對信號進行全數(shù)字式調(diào)制。用 FPGA 和 DDS 實現(xiàn)信號調(diào)制，既克服了傳統(tǒng)的方法實現(xiàn)帶來的缺點， 若采用它來編程設(shè)計，必定會事半功倍，且使設(shè)計趨于理想狀態(tài)。雖然用此方案產(chǎn)生 的信號具有頻譜純度高、集成度高等優(yōu)點。但他的功能卻是固定的，使用起來不是那么靈活，不太適合該題目的設(shè)計。 基于 DDS 的精密正弦信號發(fā)生器的設(shè)計 5 頻率控制字 信號輸出 時鐘 圖 21 DDS 與 FPGA總體設(shè)計圖 方案三 ：基于 FPGA 的 DDS 函數(shù)信號發(fā)生器。 采用 VHDL 語言來編程，然后下載文件到 FPGA 來實現(xiàn)。 VHDL 語言是電子設(shè)計領(lǐng)域的主流硬件描述 語言 ,具有很強的電路描述和建模能力，能從多個層次對數(shù)字系統(tǒng)進行建模和描述，從而大大降低了硬件設(shè)計任務(wù)，提高了設(shè)計效率和可靠性 ,要比模擬電路快得多。該方案是利用 FPGA具有的靜態(tài)可重復(fù)編程和動態(tài)在系統(tǒng)重構(gòu)的特性，使得硬件的功能可以像軟件一樣通過編程來修改，極大地提高了電子系統(tǒng)設(shè)計的靈活性和通用性， 而且大大縮短了系統(tǒng)的開發(fā)周期。 用該方案來實現(xiàn) DDS 具有較強的靈活性， 可以 根據(jù)我們的需要寫進去不同的功能模塊，以此來達到題目所要求的功能。 方案確定 綜合考慮以各種方案的優(yōu)缺點， 選擇 方案三 。 方案三 的 方法在軟、 硬件電路設(shè)計上都簡單，且與我們的設(shè)計思路緊密結(jié)合。 此 設(shè)計 采用 DDS 技 術(shù) 作 為 本 設(shè)計 的核心，不僅 基于其低成本，而且 在輸 出 頻 率控制方面 也顯得 很方便。其 輸 出的 頻 率、幅度 均可調(diào) 、精度高、 分辨率低等一系列優(yōu) 點 是 將此方案作為 本 設(shè)計 方案的不二之 選 。 由于 FPGA 對信號的處理功能不及微控制器，如果用它來做控制器的話，不僅代碼量非常大， FPGA 內(nèi)部資源使用量將非常大，甚至可能會出現(xiàn)資源不夠的情況，因此我們用 89S52 作為控制器來減輕 FPGA 的負(fù)擔(dān)，同時方便系統(tǒng)的設(shè)計。 FPGA 內(nèi)部僅用來產(chǎn)生各種信號并接收單片機發(fā)來的控制命令且 FPGA 運行速度非常高完全可以滿足題目的要求。 相位累加器 ROM D/A變換 低通濾波 基于 DDS 的精密正弦信號發(fā)生器的設(shè)計 6 3 FPGA部分 設(shè)計 FPGA 的簡介 FPGA 是現(xiàn)場可編程門陣列 (Field Programmable Gate Array)的英語縮寫，它是在陣列的各個節(jié)點放上由門 、觸發(fā)器等做成的邏輯單元，并在各個單元之間預(yù)先制作了許多連線。 FPGA 是 在 PAL、 GAL、 CPLD 等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。 FPGA 由可編程邏輯單元陣列、布線資源和可編程的 I/O 單元陣列構(gòu)成，一個FPGA 包含豐富的邏輯門、寄存器和 I/O 資源。一片 FPGA 芯片就可以實現(xiàn)數(shù)百片甚至更多個標(biāo)準(zhǔn)數(shù)字集成電路所實現(xiàn)的系統(tǒng)。 FPGA 的結(jié)構(gòu)靈活，其邏輯單元、可編程內(nèi)部連線和 I/O 單元都可以由用戶編程，可以實現(xiàn)任何邏輯功能，滿足各種設(shè)計需求。其速度快，功耗低，通用性強，特別適用于復(fù)雜系統(tǒng)的設(shè)計。使用 FPGA 還可以實現(xiàn)動態(tài)配置、在線系統(tǒng)重構(gòu)（可以在系統(tǒng)運行的不同時刻，按需要改變電路的功能，使系統(tǒng)具備多種空間相關(guān)或時間相關(guān)的任務(wù)）及硬件軟化、軟件硬化 等功能。 鑒于高頻疲勞試驗機控制器控制規(guī)模比較大，功能復(fù)雜，故我們在研制過程中，在傳統(tǒng)試驗機控制器的基礎(chǔ)上，通過 FPGA 技術(shù)及微機技術(shù)兩者的結(jié)合，來全面提升控制器系統(tǒng)的性能，使整機的工作效率、控制精度和電氣系統(tǒng)可靠性得到了提高，且操作方便而又不乏技術(shù)的先進性。 FPGA 的應(yīng)用可分為三個層面：電路設(shè)計， 產(chǎn)品設(shè)計 ，系統(tǒng)設(shè)計 （ 1） 電路設(shè)計中 FPGA 的 應(yīng)用 ： 連接邏輯，控制邏輯是 F