【正文】 器件發(fā)展而來，它是 ASIC 領(lǐng)域中的一種半定制器件，具有可編程的特點(diǎn)，同時又克服了傳統(tǒng)可編程邏輯器件邏輯門電路不足的缺點(diǎn)。 可編程邏輯器件（ PLD）自上世紀(jì) 70 年代發(fā)明以來，先后有 PROM、 PLA、PAL、 GAL 和 EPLD 等多種實現(xiàn)方式或產(chǎn)品類型，而當(dāng)前最具代表性及應(yīng)用最廣泛的是 FPGA和 CPLD器件。 [2] FPGA 器件由美國的 XILINX 公司于 1985 年首先推出。一般把 FPGA 定義為基于查找表（ LookUp Table, LUT）技術(shù)和 SRAM 工藝的 PLD，目前的 FPGA 已經(jīng)遠(yuǎn)遠(yuǎn)超出先前產(chǎn)品的基本功能，并且整合了許多常用功能（如 RAM、時鐘管理和DSP） ,在新型的系統(tǒng)級可編程邏輯器件中還可以 IP 核的形式來進(jìn)行功能設(shè)計。使得 FPGA 中可以實現(xiàn) DSP、 MCU 等 嵌入式處理器。在未來的數(shù)字系統(tǒng)中，或許只需要一塊 FPGA 芯片就可以實現(xiàn)所有功能，成為片上系統(tǒng)（ SOC, System On a Chip）。 圖 21 FPGA的芯片結(jié)構(gòu) 查找表的本質(zhì)是一個 RAM，用戶用原理圖或 HDL 語言描述好邏輯電路的設(shè)計后，由設(shè)計軟件計算出所有可能的結(jié)果后存入相應(yīng)的地址，這樣，輸入信號就等于RAM 的地址，輸入地址后就會輸出相應(yīng)的數(shù)據(jù)作為計算結(jié)果。一般 FPGA 的查找表是一個 4 輸入的 SRAM也可以看成一個 16x1 的 RAM。 因此 FPGA 是一種細(xì)粒度器件，觸發(fā)器資源十分豐富適合 用于時序電路的設(shè)計，但由于乘積項資源不夠豐富，在用于組合邏輯的場合時就需要當(dāng)量的邏輯塊間的連線，而 FPGA的邏輯塊間的連線是分布式的，因此 FPGA的延遲是不可預(yù)測的。 CPLD（ Complex Programmable Logic Device，復(fù)雜可編程邏輯器件）器件是一種基于乘積項（ product term）的可編程邏輯器件， CPLD利用宏單元（ marcocell）實現(xiàn)邏輯功能，宏單元由乘積項陣列和控制清 0 與時鐘的可編程開關(guān)與觸發(fā)器組成。其中乘積項陣列是一個 “與或 ”陣列在與或陣列的沒個交叉點(diǎn)上都 有一個可編程熔絲如果導(dǎo)通就可以實現(xiàn) “與 ”邏輯，陣列后面還有乘積項選擇矩陣，作為 “或 ”陣列。 圖 22 CPLD的總體結(jié)構(gòu) 通常一個宏單元包含 16 個乘積項，因此設(shè)計人員可部署大量的組合邏輯而不用增加額外的路徑。這就是為何 CPLD被認(rèn)為是 “邏輯豐富 ”型的。但單個 CPLD中通常僅包含數(shù)百個宏單元，因此 CPLD 的集成度不如 FPGA，寄存器資源也遠(yuǎn)不如FPGA 豐富，但 FPGA 在邏輯塊之間的連線是集總式的，相對于 FPGA 的分布式布線， CPLD 的延遲是均勻和可預(yù)測的，且 CPLD 的速度比 FPGA 快，可以工作在較高頻率 ，總體而言 CPLD 器件提供的資源比 FPGA 少，但 CPLD 具有很好的可預(yù)測性。 [3] 由于半導(dǎo)體技術(shù)的飛速發(fā)展，每年都有許多新器件出現(xiàn)，且器件的工藝和內(nèi)部結(jié)構(gòu)日趨復(fù)雜，很難根據(jù)傳統(tǒng)的定義判斷每個 PLD 產(chǎn)品屬于 FPGA 或 CPLD，而各PLD 供應(yīng)商也不斷推出各種兼具兩種器件特點(diǎn)的新型器件，再加上不同廠家對器件的定義方法各不相同，因此在許多場合都把新型的可編程邏輯器件統(tǒng)稱 FPGA，畢竟用戶關(guān)心的是器件的功能而不是器件的運(yùn)行原理與內(nèi)部結(jié)構(gòu)，而兩者在功能甚至開發(fā)上并無不同。下文也不特別區(qū)分 FPGA與 CPLD。 的優(yōu)點(diǎn) 最近 10 年國內(nèi) FPGA 應(yīng)用有了很快的發(fā)展，按照傳統(tǒng)觀點(diǎn)， FPGA 僅使用于產(chǎn)品原型設(shè)計和 ASIC 的驗證，用于大規(guī)模的數(shù)字系統(tǒng)開發(fā)就過于昂貴而且功耗過大。但隨著近年來 FPGA 的研發(fā)陸續(xù)突破了低功耗、低成本和先進(jìn)工藝的瓶頸后，F(xiàn)PGA 解決方案的應(yīng)用領(lǐng)域正在日益擴(kuò)張， FPGA 數(shù)字系統(tǒng)在通信、數(shù)據(jù)處理、網(wǎng)絡(luò)、儀器、工業(yè)控制、軍事和航空航天等眾多領(lǐng)域得到了廣泛應(yīng)用。隨著功能和性能的進(jìn)一步提高， FPGA 的應(yīng)用已從可編程邏輯領(lǐng)域擴(kuò)展到了其他技術(shù)領(lǐng)域，如高性能 DSP、高性能嵌入式處理和高速串行連接。 FPGA 解決方案之所以有如此廣泛的應(yīng)用，正是因為隨著 EDA 技術(shù)和微電子技術(shù)的迅速發(fā)展， FPGA 相對于其他類似功能的器件的許多優(yōu)勢日益凸顯。 DSP的優(yōu)勢 DSP（ Digital Signal Processor）是一種特殊的微處理器，在一塊芯片內(nèi)包含了控制、運(yùn)算、寄存器和一定數(shù)量的存儲單元。 DSP 采用流水線結(jié)構(gòu)，基于馮諾依曼結(jié)構(gòu)的某種變形，采用軟件編程，因此它的運(yùn)算基本上是串行的。 DSP 在數(shù)據(jù)通信、音視頻處理和數(shù)字控制等領(lǐng)域有廣泛的應(yīng)用， FPGA相對于 DSP 的優(yōu)勢是： ??. 片內(nèi)實現(xiàn)細(xì)粒度 ，高度并行的結(jié)構(gòu)，目前串行結(jié)構(gòu)的處理器發(fā)展已經(jīng)遇到了瓶頸，性能難以進(jìn)一步提高，近幾年，并行計算正逐步成為計算機(jī)科學(xué)的熱點(diǎn)研究方向，而 DSP 從根本上講其結(jié)構(gòu)只適合串行的算法結(jié)構(gòu)，多處理器系統(tǒng)是很昂貴而且只適合粗粒度的并行運(yùn)算。這與 FPGA 的片內(nèi)實現(xiàn)并行算法在開發(fā)的難度和成本上是無法相提并論的。 ??. 明顯的性能提升， FPGA 的計算能力比 DSP 的性能更加強(qiáng)大。例如 ,30 美元的 Spartan23A FPGA 性能可高達(dá)每秒 200 億條乘法累加操作( GMACs) ,同樣花 30 美元買一個 600MHz 的 C64xDSP ,每秒的累加操作僅僅是 25 億條 ,后者在性能上差距了一個數(shù)量級。 FPGA 允許用戶構(gòu)件高度并行的器件結(jié)構(gòu)，使采樣速率和時鐘速率達(dá)到相等，再加上 FPGA 內(nèi)部集成鎖相環(huán)，可以使外部時鐘倍頻，在數(shù)據(jù)量大，速度要求高的場合中， FPGA是無法被替代的。 ??. 功能和應(yīng)用更加靈活， DSP 實現(xiàn)的是軟邏輯， DSP 根據(jù)燒寫在存儲器中的代碼動作， DSP 首先需要從存儲器中讀取代碼，然后解釋代碼、執(zhí)行代碼。 FPGA 實現(xiàn)的是硬邏輯，設(shè)計者用硬件描述語言（ HDL， Hardware Description Language）描述要實現(xiàn) 的邏輯，然后綜合下載到 FPGA后，生成相應(yīng)的電路，這些電路由基本的門電路和觸發(fā)器構(gòu)成，配置十分靈活，而且可以完全根據(jù)算法定制理想的器件結(jié)構(gòu)。另外 DSP 的外圍擴(kuò)展接口種類和數(shù)量都是固定的，不夠用時無法增加，多余的時候也無法騰出來用作其他用途，因此 FPGA 更具靈活性，雖然 FPGA 本身不能實現(xiàn)復(fù)雜的功能但隨著各廠商提供各種功能的 IP 核，目前 FPGA 中已經(jīng)可以嵌入 805 ARM 和高性能 DSP 等通用處理器，這將使 FPGA 實現(xiàn)真正的 SOC?？梢院敛豢鋸埖闹v， FPGA能完成任何數(shù)字器件的功能，上至高 性能 CPU,下至簡 單的 74電路，都可以用 FPGA來實現(xiàn)。 ??. 降低成本，減少 PCB 面積，降低功耗， FPGA 允許允許集成其他系統(tǒng)所需的元器件。同一片 FPGA，不同的編程數(shù)據(jù)就可以產(chǎn)生完全不同的電路功能。因此 FPGA 也是提高系統(tǒng)集成度的最佳選擇，它可以將 DSP 解決方案中所需的接口電路集成到 FPGA 中，從而降低成本和功耗，而一些新型號甚至還包含了模擬電路，一些系統(tǒng)中包含數(shù)十路 AD、 DADSP 必須仔細(xì)進(jìn)行資源分配、總線隔離，而 FPGA 中只要利用自身 IO 就能解決問題。因此 FPGA 在提高系統(tǒng)集成度，降低硬件復(fù)雜性，縮短開發(fā)周期和降低成本方 面具有獨(dú)特的優(yōu)勢。 [4] 相對定制 ASIC 的優(yōu)勢 ASIC（ Application Specific Intergrated Circuits）即專用集成電路，是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計、制造的集成電路。 ASIC 的特點(diǎn)是面向特定用戶需求。 FPGA是 ASIC的近親，兩者的應(yīng)用基本相似。 FPGA相對全定制 ASIC的優(yōu)勢在于： ??. 更快的上市時間：無需布線、掩模和其它制造步驟。 FPGA 無需任何制造過程，可以直接實現(xiàn)現(xiàn)場編程，用戶也不需要考慮掩膜設(shè)計，布線和電路參數(shù)等具體問題， 而 ASIC 無論在設(shè)計還是制造上都要比 FPGA 花費(fèi)更多時間。 ??. 縮短了設(shè)計周期。目前主流 EDA 軟件已經(jīng)能夠很好地實現(xiàn)綜合、布線和配置的自動化，設(shè)計者只需要關(guān)注器件的功能就可以了，利用 VHDL等硬件描述語言在 EDA 軟件中描述好器件的行為之后就可以進(jìn)行實際電路的仿真，然后就可以在具體的器件上設(shè)計方案。而 ASIC 的設(shè)計者需要完成所有電路的設(shè)計，這需要大量的人力物力也需要不少時間，但卻只能帶來很小的性能提升。 ??. 現(xiàn)場可重編程能力。今年來在自動控制技術(shù)和數(shù)字電子技術(shù)飛速發(fā)展，設(shè)計出一個數(shù)字系統(tǒng)通常不需要多久就被淘汰，而 ASIC 一旦制造出來就無法再改變其內(nèi)部電路結(jié)構(gòu)和功能，再加上設(shè)計耗時太久，經(jīng)常在產(chǎn)品上市不久就被淘汰，而 FPGA 內(nèi)部的電路結(jié)構(gòu)可以在現(xiàn)場通過多種方式重新編程，使產(chǎn)品更能適應(yīng)新技術(shù)和市場需求的變化。 由于技術(shù)的發(fā)展，市場需求的不斷變化，導(dǎo)致產(chǎn)品的生命周期越來越短，可編程技術(shù)勢在必行。目前， ASIC 開發(fā)公司和 FPGA 開發(fā)公司的比例約為 30： 1，但由于技術(shù)的不斷進(jìn)步和 FPGA 成本優(yōu)勢的不斷凸顯， FPGA 在未來將不斷蠶食 ASIC 的市場，并逐步成為專用集成電路市場的主流。 [5] 的性能 FPGA 自 上世紀(jì) 80 年代誕生以來，其性能就一直保持很快的上升速度，如 Altera公司推出的基于 40nm 工藝的 Stratix IV GT 系列 FPGA 包含 24 個工作速率高達(dá) 的收發(fā)器，邏輯單元增加至最多 530K。速度提高的同時功耗也有所下降， Xilinx 公司推出的 Virtex6 功耗較之 Virtex5 降幅多達(dá) 50%，成本也有 20%的下降。另外 FPGA還支持多種不同的 IO標(biāo)準(zhǔn)， FPGA的 IO可以按組分類，每組可以支持完全不同的 IO 標(biāo)準(zhǔn)，靈活的 IO 使 FPGA 的接口電路設(shè)計大幅簡化。另外FPGA 還提供嵌入式的存 儲器，這些片上存儲器的延時通常很低，跟普通的門電路差不多。而且配置相當(dāng)靈活，大多數(shù)支持雙端口模式。 運(yùn)算速度則是 FPGA 最大的優(yōu)點(diǎn)，根據(jù)測試，同樣價格的 FPGA 在通信應(yīng)用中吞吐量為同樣價格 DSP 的 5~10 倍。因此在 DSP 的傳統(tǒng)應(yīng)用數(shù)字信號處理領(lǐng)域，F(xiàn)PGA 的性能也具有明顯的優(yōu)勢，由于 FPGA 中包含大量的低功耗、高密度乘法器、存儲器和邏輯資源，在低成本領(lǐng)域，目前，已經(jīng)有不少低成本 FPGA 能夠滿足 1080pHDTV 的性能要求。因此在復(fù)雜的信號處理方面， FPGA 也有其它處理器無法比擬的優(yōu)勢，隨著并行處理在各個領(lǐng) 域的逐漸普及， FPGA 將完成許多以前由DSP 或 DSP 陣列來完成的工作。 除了 FPGA 本身的發(fā)展之外，近幾年 FPGA 開發(fā)工具的發(fā)展也十分迅速，業(yè)界也普遍認(rèn)為當(dāng)前 FPGA 的普及度不如 DSP 和單片機(jī)最主要的原因是各行業(yè)的開發(fā)人員還難以適應(yīng) FPGA 的全新的設(shè)計方法和技巧，各大 FPGA 廠商無疑也意識到了這一點(diǎn)，近兩年來， FPGA 各種開發(fā)工具版本不斷更新，說明各廠商都一直為設(shè)計工具的開發(fā)投入精力，當(dāng)前主流 FPGA 廠商都提供了豐富的 IP 核，其中還有許多是包含處理器和 DSP 功能的軟核，這些模塊庫和工具的完善將為 FPGA 的 普及消除最后一道障礙，大幅提高 FPGA解決方案的新引力和易用性。 當(dāng)然在遇到復(fù)雜的串行算法時， DSP 的流水線處理器結(jié)構(gòu)則比 FPGA 更適合，而對于側(cè)重控制的場合，仍然是單片機(jī)更合適，總之 FPGA 是屬于并行計算時代的器件。 FLEX10K 系列 FPGA FLEX10K 是業(yè)界第一款嵌入式 PLD，采用了重復(fù)可構(gòu)造的 CMOSSRAM 工藝，把連續(xù)的快速通道互連與獨(dú)特的嵌入式陣列結(jié)構(gòu)相結(jié)合，同時 FLEX（ Flexible Logic Element MatriX）架構(gòu)可結(jié)合眾多可編程器件來完成普通 門陣列的宏功能，具有強(qiáng)大的系統(tǒng)集成功能。由于其具有高密度、低成本、低功率等特點(diǎn)，所以脫穎而出，成為當(dāng)今 Altera PLD中應(yīng)用最好的器件系列。 型號 典型門數(shù) 邏輯單元LE 數(shù) 邏輯陣列塊LAB數(shù) EAB數(shù) 最大 IO 引腳 EPF10K10 10000 576 72 3 150 EPF10K20 20200 1152 144 6 189 EPF10K30 30000 1728 216 6 246 EPF10K40 40000 2304 288 8 189 EPF10K50 50000 2880 360 10 310 EPF10K70 70000 3744 468 9 358 EPF10K100 10000 4992 624 12 406 EPF10K130V 130000 6656 832 16 470 EPF10K250A 250000 12160 1520 20 470 表 1 FLEX10K器件特性 Flex10K集成了 1 萬 ~25 萬個邏輯門，最多 40960 位 RAM，其中每個嵌入式陣列塊（ Embedded Array Block,EAB）包含 2048 位。 FLEX10K 集成的 EAB 可以配置成ROM 或者 RAM，兩種情況下都可以構(gòu)成 2048x 102