【正文】 ，對于本設(shè)計來說是不想適應(yīng)的。 方案三：采用 SST 系列單片機(jī)， SST 單片機(jī)是在 AT89C 系 列單片機(jī)的基礎(chǔ)上改進(jìn)而成的，提高了工作頻率，可采用串口進(jìn)行在線編程調(diào)試，增加了內(nèi)存的容量和 PAC 可編程計數(shù)器等功能。從基本功能的改進(jìn)上與 89S52 系列基本上相同。并且這種單片機(jī)的價格高于其它同類產(chǎn)品，并且很多的功能用不上，故不考慮用這個方案。 方案四： C8051F020 是 Cygnal 出的一種混合信號系統(tǒng)級單片機(jī)（片上系統(tǒng)SOC），片內(nèi)含 CIP－ 51的 CPU 內(nèi)核，它的指令系統(tǒng)與 MCS－ 51 完全兼容；其中的C8051F020 單片機(jī)含有 64kB 片內(nèi) Flash 程序存儲器、 4352B（ 256B+4KB）的 RAM；8 個 I／ O端口共 64 根 I／ O口線；一個 12 位 A／ D轉(zhuǎn)換器和一個 8位 A／ D 轉(zhuǎn)換器以及一個雙 12 位 D／ A轉(zhuǎn)換器； 2 個比較器、 5 個 16位通用定時器、 5 個捕捉／比較模塊的可編程計數(shù)／定時器陣列、看門狗定時器、 VDD 監(jiān)視器和溫度傳感器等部分； C8051F020 單片機(jī)支持雙時鐘，其工作電壓范圍為 ～ （端口I/O,RST 和 JTAG 引腳的耐壓為 5V）。 綜合上述 ,根據(jù)我們題目的要求，用低端產(chǎn)品，如 89C51，不能很好的達(dá)到題目指標(biāo)；用高端產(chǎn)品，如 SST 系列，它有很多的功能用不上和“內(nèi)存”太大，等于大材小用，并且成本 增加。 與以前的 51 系列單片機(jī)相比， C8051F020 增添了許多功能，同時其可靠性和速度也有了很大提高， 且 C8051F020 的種種特點4 和所能達(dá)到的指標(biāo)，對我們這個題目非常合適，因此最終采用 C8051F020 作為主控制芯片我們自制了單片機(jī)最小系統(tǒng)。 顯示模塊 方案一：采用 LED 數(shù)碼管顯示。雖然功率低，控制簡單，但卻只能顯示數(shù)字和一些簡單的字符，沒有較好的人機(jī)界面。 方案二：采用 LCD 液晶顯示，可以顯示所有字符及自定義字符，并能同時顯示多組數(shù)據(jù)漢字，字符清晰。由于自身具有控制器，不但可以減輕主單片機(jī) 的負(fù)擔(dān)，而且可以實現(xiàn)菜單驅(qū)動方式的顯示結(jié)果，實現(xiàn)編輯模塊全屏幕編輯的功能，達(dá)到友好的人機(jī)界面。用 LCD 顯示，能解決 LED 只能顯示數(shù)字等幾個簡單字符的缺點，接口電路簡單，性能好，效果多，控制方便，顯示的方式多。 比較上述兩種方案，采用方案二。 鍵盤輸入模塊 方案一：采用傳統(tǒng)的獨立式按鍵。這種方式占用系統(tǒng)的資源較多，而且效率低，程序的編寫量大而復(fù)雜。 方案二：為了提高單片機(jī)的資源利用率，按鍵部分使用矩陣 (4 4)鍵盤。這種方法在開關(guān)數(shù)量多的情況下可以節(jié)省很多的接口，并且提高系統(tǒng)接口的利用率。 故： 確定選擇采用方案二。 系統(tǒng)各模塊的最終方案 經(jīng)過仔細(xì)的分析與論證，決定系統(tǒng)各模塊的最終方案如下： 信號模塊：采用 AD9954； 控制模塊：采用 C8051F020 控制； 顯示模塊：采用 LCD 顯示； 鍵盤輸入模塊：采用矩陣 (4 4)鍵盤； 單片機(jī) C8051F020 用于控制系統(tǒng)中 LCD 顯示、鍵盤的輸入的確認(rèn)及控制信號的輸出。系統(tǒng)基本框圖如圖 2： 5 圖 2 系統(tǒng)基本框圖 1． 2 理論分析與計算 頻率精度計算 采用美國 AD 公司先進(jìn)的 DDS 直接數(shù)字頻率合成技術(shù)生產(chǎn)的高集成度產(chǎn)品AD9954 芯片。 AD9954 內(nèi)部時鐘最大為 400MSPS， 內(nèi)置 14 位高速高精度 DAC， 低功耗工作，自帶頻率設(shè)置，幅度設(shè)置，相位設(shè)置， PSK， FSK，掃頻等功能，并有 1024 4 字節(jié)的 RAM。其頻率字為 32 位，故頻率絕對精度為32400000000 2 ??HZ(系統(tǒng)時鐘為 400M)，當(dāng)頻率高于 1KHZ 時，相對精度為 10?? 。 DDS 的理論分析 DDS 的基本原理是，在高速存儲器中放入正弦函數(shù) —— 相位數(shù)據(jù)表格，經(jīng)過查表操作 ，將讀出的數(shù)據(jù)送到高速 DAC 產(chǎn)生正弦波。可編程 DDS 系統(tǒng)原理如圖三： 圖 3 可編程 DDS 系統(tǒng)原理 N：相位累加器位數(shù)； M：相位累加器實際對 ROM 尋址的位數(shù) S： ROM 輸出正弦信號 (離散化 )的位數(shù) 位數(shù)：相位累加器舍去的位數(shù)，滿足位數(shù) =NM DDS 系統(tǒng)由頻率控制字、相位累加器、正弦查詢表、數(shù) /模轉(zhuǎn)換器和低通濾6 波器組成。參考時鐘為高穩(wěn)定度的晶體振蕩器，其輸出用于同步 DDS 各組成部分的工作。 DDS 系統(tǒng)的核心是相位累加器，它由 N 位加法器與 N位相位寄存器構(gòu)成，類似于一個簡單的計算器。每來一個時間 脈沖，相位寄存器的輸出就增加一個步長的相位增量值，加法器將頻率控制數(shù)據(jù)與累加寄存器輸出的累加相位數(shù)據(jù)相加，把相加結(jié)果送至累加寄存器的數(shù)據(jù)輸入端。相位累加器進(jìn)入線性相位累加，累加至滿量程時產(chǎn)生一次計數(shù)溢出，這個溢出頻率即為 DDS 的輸出頻率。正弦查詢表是一個可編程只讀存儲器 (PROM)，存儲的是以相位為地址的一個周期正弦信號的采樣編碼值，包含一個周期正弦波的數(shù)字幅度信息，每個地址對應(yīng)于正弦波中 0~360176。范圍的一個相位點。將相位寄存器的輸出與相位控制字相加，得到的數(shù)據(jù)作為一個地址對正弦查詢表進(jìn)行尋址，查詢表把輸 入的地址相位信息映射成正弦波幅度信號，驅(qū)動 DAC，輸出模擬信號。低通濾波器平滑并濾除不需要的取樣分量，以便輸出頻譜純凈的正弦波信號。 DDS 的參數(shù)計算 對于計數(shù)容量為 2N相位累加器和具有 M個相位取樣點的正弦波波形存儲器，若頻率控制字為 K，輸出信號頻率為 f o，參考時鐘頻率為 f c，則 DDS 系統(tǒng)輸出信號的頻率為 f o=kfc/2N 輸出信號頻率的頻率分辨率為 △ f min=fc/2N 由奈奎斯特采樣定理可知， DDS 輸出的最大頻率為 f max=fc/2 頻率控制字可由以上公式推出： K=f o 2N/fc 當(dāng)外部參考時鐘頻率為 50MHz，輸出頻率需要為 1MHz 時，系統(tǒng)時鐘經(jīng)過 6倍頻，使得 f c 變?yōu)?300MHz，這樣就可利用以上公式計算出 DDS 的需要設(shè)定的控制頻率字 K=248/300 7 2 硬件系統(tǒng)設(shè)計 2． 1 硬件元器件的選用 C8051F020 控制芯片簡介 (1) C8051F020 的功能 C8051F020 是 Cygnal 出的一種混合信號系統(tǒng)級單片機(jī)（片上系統(tǒng) SOC），片內(nèi)含 CIP－ 51 的 CPU 內(nèi)核，它的指令系統(tǒng)與 MCS－ 51完全兼容；其中的 C8051F020單片機(jī) 含有 64kB 片內(nèi) Flash 程序存儲器、 4352B（ 256B+4KB）的 RAM； 8 個 I／ O端口共 64 根 I／ O口線大量減少了外部連線和器件擴(kuò)展；一個 12 位 A／ D 轉(zhuǎn)換器和一個 8位 A／ D 轉(zhuǎn)換器以及一個雙 12 位 D／ A 轉(zhuǎn)換器； 2個比較器、 5 個 16 位通用定時器、 5個捕捉／比較模塊的可編程計數(shù)／定時器陣列、看門狗定時器、VDD 監(jiān)視器和溫度傳感器等部分； C8051F020 單片機(jī)支持雙時鐘，其工作電壓范圍為 ～ （端口 I/O,RST 和 JTAG 引腳的耐壓為 5V）。 C8051F020 功能圖如圖 4。 C8051F020 功能圖 C8051F020 的指令運行速度是一般 80C51 系列單片機(jī)的 10 倍以上。因為其8 CIP51 中采用了流水線處理結(jié)構(gòu)，已經(jīng)沒有了機(jī)器周期時序，指令執(zhí)行的最小時序單位為系統(tǒng)時鐘，大部分指令只要 1～ 2 個系統(tǒng)周期即可完成。又由于其時鐘系統(tǒng)比 80C51 的更加完善，有多個時鐘源，且時鐘源可編程，時鐘頻率 范圍為0～ 25 MHz，當(dāng) CIP5l 工作在最大系統(tǒng)時鐘頻率 25 MHz 時，它的峰值速度可以達(dá)到 25 MI／ s， C8051F020 已進(jìn)入了 8 位高速單片機(jī)行列。 ／ O端口的配置方式 C8051F020 擁有 8 個 8 位的 I／ O 端口，大量減少了外部連線和器件擴(kuò)展，有利于提高可靠性和抗干擾能力。其中低 4 個 I／ O 端口除可作為一般的通用 I／ O 端口外，還可作為其他功能模 塊的輸入或輸出引腳，它是通過交叉開關(guān)配置寄存器 XBR0、 XBR XBR2(各位名稱及格式如表 1 所示 )選擇并控制的，它們控制優(yōu)先權(quán)譯碼選擇開關(guān)電路如圖 1所示，可將片內(nèi)的計數(shù)器／定時器、串行總線、硬件中斷、比較器輸出及其它的數(shù)字信號配置為在端口 I／ O 引腳出現(xiàn)，這樣用戶可以根據(jù)自己的特定需要選擇所需的數(shù)字資源和通用 I／ O 口。數(shù)字交叉開關(guān)是一個比較大的數(shù)字開關(guān)網(wǎng)路，這在所有 80C51 系列單片機(jī)上是一個空白。另外P1MDIN 用于選擇 P1 的輸入方式是模擬輸入還是數(shù)字輸入，復(fù)位值為 11111111B，即默認(rèn)為數(shù)字輸入方 式。而 80C51 單片機(jī)的 I／ O 引腳是固定分配的，即占用引腳多，配置又不夠靈活。 C8051F020 通過優(yōu)先權(quán)交叉開關(guān)譯碼器控制數(shù)字開關(guān)網(wǎng)路，端口引腳的分配順序是從 開始一直到 。當(dāng)交叉開關(guān)配置寄存器 XBR0、 XBR1 和 XBR2 中外設(shè)的對應(yīng)使能位被設(shè)置為邏輯 “1” 時，交叉開關(guān)將端口引腳分配給外設(shè)，例如，如果 UARTOEN 位 ()被設(shè)置為邏輯 “1” ，則 TX0 和 RX0 引腳將分別被分配到 和 。因為 UART0 有最高優(yōu)先權(quán)，所以當(dāng) UARTOEN 位被設(shè)置為邏輯 “1” 時其引 腳將總是被分配到 和 。未被設(shè)置的交叉開關(guān)分配端口可作為通用 I／ O 口。 注意：當(dāng)選擇了串行通信外設(shè) (即 SMBus、 SPI 或 UART)時，交叉開關(guān)將為所有相關(guān)功能分配引腳。例如，不能為 UART0 功能只分配 TX0 引腳而不分配 RX0 引腳。交叉開關(guān)寄存器被正確配置后，通過將 XBARE()設(shè)置為邏輯 “1” 來使能交叉開關(guān)。 在 C8051F020 軟件編程中須首先設(shè)置看門狗定時器的工作狀態(tài)；其9 次，要由內(nèi)部振蕩器控制寄存器 OSCICN 設(shè)置采用內(nèi)部時鐘還是外部時鐘工作，若選擇外部時鐘可通過外部振蕩器控制 寄存器 OSCXCN 來選擇適當(dāng)?shù)念l率，上題目采用內(nèi)部時鐘，并通過時鐘控制寄存器 CKCON 選擇使用系統(tǒng)時鐘的 12 分頻。再次，若選擇的 I／ O 口是低四個端口 P0～ P3 作為工作口，需要設(shè)定寄存器 XBR0、XBR XBR2(復(fù)位值為 0)，在本設(shè)計中未用到數(shù)字資源，故 XBR0、 XBR1 的值為復(fù)位值，只需設(shè)定 XBR2 的值為 40H 允許功能選擇開關(guān)即可，若本設(shè)計中的 換為 ，則無需設(shè)定寄存器 XBR0、 XBR XBR2，因為高端口 P4～ P7 與交叉開關(guān)無關(guān)。最后還要選擇所用 I／ O口的輸出方式， P0、 P P P3 口分別由 POMDOUT、P1MDOUT、 P2MDOUT、 P3MDOUT 端口輸出方式寄存器來選擇，寄存器中的某位置 0為漏極開路輸出方式，置 1 則為推拉輸出方式。另外，由于 C8051F020 的專用寄存器比一般 51 單片機(jī)多，而 8051 指令不能識別它增加的專用寄存器，公司提供 了所有的專用寄存器及相應(yīng)位的地址定義文件，用戶只需加一條＄ include ()指令即可。 C8051F020 引腳圖如圖 5： C8051F020 引腳圖 AD9954 簡介 (1) AD9954 的概念及內(nèi)部特征 10 AD9954 是采用先進(jìn)的 DDS 技術(shù)開發(fā)的高集成度 DDS 器件。它內(nèi)置高速、高性能 D/A 轉(zhuǎn)換器及超高速比較器，可用為數(shù)字編程控制的頻率合成器，能產(chǎn)生200MHz 的模擬正弦波。 AD9954 內(nèi)含 102432 靜態(tài) RAM，利用該 RAM 可實現(xiàn)高速調(diào)制，并支持幾種掃頻模式。 AD9954 可提供自定義的線性掃頻操作模式，通過AD9954 的串行 I/O 口輸入控制字可實現(xiàn)快速變頻且具有良好的頻率分辨率。其應(yīng)用范圍包括靈敏頻率合成器、可編程時鐘發(fā)生器、雷達(dá)和掃描系統(tǒng)的 FM 調(diào)制源以及測試和測量裝置等。 AD9954 的內(nèi) 部結(jié)構(gòu)主要特性 ： 400MSPS 時鐘； 14 位 DAC； 、幅度可編程； 32 位頻率轉(zhuǎn)換字； I/O控制； ； ； 102432 位 RAM； 電源供電； 4～ 20 倍倍頻； 數(shù)字輸入中的 5V 輸入電平； 。 (2) AD9954 的 引腳說明 AD9954 采用 48 腳 TQFP/EP 封裝 ,各引腳定義如下： I/O UPDATE：在該引腳的上升沿可把內(nèi)部緩沖存儲器中的內(nèi)容送到 I/O寄存器中。引腳電平的建立和保持與 SYNCCLK 輸出信號有關(guān)； DGND 和 AGND：數(shù)字地與模擬地； OSC/REFCLK 和 OSC/REFCLK：參考時鐘或振蕩輸入端： CYRSTAL OUT：振蕩器輸出端； CLKMODESELECT：振蕩器控制端，為 1 時使能振蕩器，為 0 時不使能振蕩器； LOOP_FILTER：該引腳應(yīng)與 AVDD 間串聯(lián)一個 1kΩ 電阻和一個 電容； IOUT 和 IOUT： DAC 輸出端，使用時應(yīng)接一個上接電阻； DACBP： DAC 去耦端，使用時應(yīng)接一個 的旁路電容； DAC_RSET： DAC 復(fù)位端，使用時應(yīng)通過一個 的電阻接至 AGND 端； COMP_OUT：比較器輸出端