i2s總線接口結(jié)構(gòu)的配置-文庫吧
2025-02-26 19:10 本頁面
【正文】 置和數(shù)據(jù)以及命令選擇信號(hào)之間的傳播延 遲，總的延遲主要由兩部分組成： ? 外部時(shí)鐘和從屬裝置的內(nèi)部時(shí)鐘之間的延遲 ? 內(nèi)部時(shí)鐘和數(shù)據(jù)信號(hào)以及命令選擇信號(hào)之間的延遲 對(duì)于數(shù)據(jù)和命令信號(hào)的輸入，外部時(shí)鐘和內(nèi)部時(shí)的延遲不占據(jù)主導(dǎo)的地位，它只是延長了有效的建立時(shí)間 (set—up time)。延遲的主要部分是發(fā)送端的傳輸延遲和設(shè)置接收端所需的時(shí)間。見圖 3和圖 4： I2S總線規(guī)范 延遲特性（續(xù)） 圖 3 timing for I2S Transmitter 圖 4 timing for I2S Receiver I2S總線規(guī)范 ?T是時(shí)鐘周期， Tr是最小允許時(shí)鐘周期， TTr這樣發(fā)送端和接收端才 能滿足數(shù)據(jù)傳輸速率的要求。 ?對(duì)于所有的數(shù)據(jù)速率，發(fā)送端和接收端均發(fā)出一個(gè)具有固定的傳號(hào)空號(hào)比 (mark—space ratio)的時(shí)鐘信號(hào)，所以 t LC和 tHC是由 T所定義的。 t LC和 tHC必須大于 ，這樣使信號(hào)在從屬裝置端可以被檢測到。 ?延遲 (tdtr)和最快的傳輸速度 (由 Ttr定義 )是相關(guān)的，快的發(fā)送端信號(hào)在慢的時(shí)鐘上升沿可能導(dǎo)致 tdtr不能超過 tRC而使 thtr為零或者負(fù)。只有 tRC不大于 tRCmax的時(shí)候 (tRCmax： )，發(fā)送端才能保證 thtr大于等于 0。 ?為了允許數(shù)據(jù)在下降沿被記錄，時(shí)鐘信號(hào)上升沿及 T相關(guān)的時(shí)間延遲應(yīng)該給予接收端充分的建立時(shí)間 (setup time)。 ?數(shù)據(jù)建立時(shí)間 (setup time)和保持時(shí)間 (holdtime)不能小于指定接收端的建立時(shí)間和保持時(shí)間。 延遲特性（續(xù)） I2S總線結(jié)構(gòu)配置 發(fā)送端 圖 5 發(fā)送端硬件配置 I2S總線結(jié)構(gòu)配置 發(fā)送端（續(xù)） 隨著 WS信號(hào)的改變，導(dǎo)出一個(gè) WSP脈沖信號(hào)，進(jìn)入并行移位寄存器，從而輸出數(shù)據(jù)被激活。串行數(shù)據(jù)的默認(rèn)輸入是 0，因此所有位于最低位 (LSB)后的數(shù)據(jù)將被設(shè)置為 0 I2S總線結(jié)構(gòu)配置 接收端 圖 6 接收端硬件配置 I2S總線結(jié)構(gòu)配置 接收端（續(xù)） 隨著第一個(gè) WS信號(hào)的改變， WSP在 SCK信號(hào)的下降沿重設(shè)計(jì)數(shù)器。在“ 1 out of n”譯碼器對(duì)計(jì)數(shù)器數(shù)值進(jìn)行譯碼后，第一個(gè)串行的數(shù)據(jù) (MSB)在 SCK時(shí)鐘信號(hào)的上升沿被存放進(jìn)入 B1，隨著計(jì)數(shù)器的增長，接下來的數(shù)據(jù)被依次存放進(jìn)入 B2到 Bn中。在下一個(gè) WS信號(hào)改變的時(shí)候，數(shù)據(jù)根據(jù) WSP脈沖的變化被存放進(jìn)入左 (聲道 )鎖存器或者右 (聲道 ) 鎖存器，并且將 B2一 Bn的數(shù)據(jù)清除以及計(jì)數(shù)器重設(shè)，如果有冗余的數(shù)據(jù)則最低位之后的數(shù)據(jù)將被忽略。注意：譯碼器和計(jì)數(shù)器 (虛線內(nèi)的部分 )可以被一個(gè) n比特移位寄存器所代替。 S3C44B0X I2S總線概述 S3C44B0X的 IIS總線接口可作為一個(gè)編碼解碼接口與外部 8/16位的立體聲音頻解碼電路（ CODEC IC）相連，從而實(shí)現(xiàn)微唱片和便攜式應(yīng)用。它支持 IIS數(shù)據(jù)格式和 MSBJustified 數(shù)據(jù)格式。 IIS總線接口為先進(jìn)先出隊(duì)列 FIFO的訪問提供 DMA傳輸模式來取代中斷模式，可同時(shí)發(fā)送和接收數(shù)據(jù)，也可只發(fā)送或接收數(shù)據(jù)。 S3C44B0X I2S總線特性 ? IIS、 MSBJustified格式兼容； ? 每通道 8/16 位數(shù)據(jù)格式； ? 每通道有 16 f s、 32 f s、 48 f s （ fs為采樣頻率）的串行時(shí)鐘； ? 具有 256 f s和 384 f s的主時(shí)鐘； ? 具有為主時(shí)鐘和編碼解碼時(shí)鐘分頻的可編程分頻器； ? 支持 32（ 2 16）字節(jié)發(fā)送和接收（ FIFO）； ? 具有正常和 DMA兩種傳輸模式。 S3C44B0X I2S總線結(jié)構(gòu) 圖 7 IIS總線框圖 各部分功能如下： S3C44B0X I2S總線結(jié)構(gòu) ?總線接口、寄存器組、和狀態(tài)機(jī)（ BRFC）：總線接口邏輯和 FIFO的訪問由狀態(tài)機(jī)控制； ? 兩個(gè)三位的預(yù)分頻器（ IPSR）：一個(gè)被用作 IIS總線接口的主時(shí)鐘發(fā)生器，另一個(gè)被用作外部編碼解碼的時(shí)鐘發(fā)生器； ? 16字節(jié)的 FIFOs（ TxFIFO、 RxF
職業(yè)教育相關(guān)推薦
鄂ICP備17016276號(hào)-1