基于vhdl數(shù)字電路設(shè)計(jì)-文庫(kù)吧
2025-10-14 21:38 本頁(yè)面
【正文】 ）的關(guān)鍵技術(shù)之一就是可以用硬件描述語(yǔ)言（ HDL）來(lái)描述硬件電路。 VHDL的英文全名是 VeryHigh Integrated Circuit Hardware Description Language，翻譯成中文就是“超高速集成電路硬件描述語(yǔ)言” ，它誕生于 1982 年。 1987 年底， VHDL 被IEEE 和美國(guó)國(guó)防部確認(rèn)為集成電路硬件描述語(yǔ)言?，F(xiàn)在， VHDL 作為 IEEE 的工業(yè)標(biāo)準(zhǔn)硬件描述語(yǔ)言，得到了眾多 EDA 公司的支持，因此其在電 子 工程領(lǐng)域已成為事實(shí)上的通用硬件描述語(yǔ)言。 VHDL支持硬件的設(shè)計(jì) 、 驗(yàn)證 、 綜合和測(cè)試，以及硬件設(shè)計(jì)數(shù)據(jù)的交換 、 維護(hù) 、 修改和硬件的實(shí)現(xiàn)，具有描述能力強(qiáng)，生命周期長(zhǎng)，支持大規(guī)模設(shè)計(jì)的分解和已有設(shè)計(jì)的再利 用 等優(yōu)點(diǎn)。 2 數(shù)字系統(tǒng)的設(shè)計(jì)方法 VHDL 主要用于描述數(shù) 字系統(tǒng)的結(jié)構(gòu) 、 行為和功能，其特點(diǎn)是將一個(gè)電路模塊或一個(gè)系統(tǒng)分成端口和內(nèi)部功能算法實(shí)現(xiàn)兩部分。對(duì)于一個(gè)電路模塊或者數(shù)字系統(tǒng)而言，定義了外部端口后，一旦內(nèi)部功能算法完成后，其他系統(tǒng)可以直接依據(jù)外部端口調(diào)用該電路模塊或數(shù)字系統(tǒng)，而不必知道其內(nèi)部結(jié)構(gòu)和算法。 VHDL 的特點(diǎn)使得電子系統(tǒng)新的設(shè)計(jì)方法 —— “自頂向下”設(shè)計(jì)方法更加容易實(shí)現(xiàn)?？梢韵葘?duì)整個(gè)系統(tǒng)進(jìn)行方案設(shè)計(jì)，按功能劃分成若干單元模塊，然后對(duì)每個(gè)單元模塊進(jìn)一步細(xì)分，直到 細(xì)化成一個(gè)個(gè)最 簡(jiǎn)單的單元電路。 數(shù)字系統(tǒng)的層次化設(shè)計(jì)，一般都要經(jīng)過(guò) 4個(gè)階段：設(shè)計(jì)輸入，編譯，仿真 驗(yàn)證，下載器件。本設(shè)計(jì) 采用“自頂向下”的設(shè)計(jì)方法， 逐層完成相應(yīng)的描述，編譯，仿真與驗(yàn)證，即先建立一些低層次的設(shè)計(jì)，再將它們組合在一起，最后形成一個(gè)單一的頂層設(shè)計(jì)文件。 Max+plus II軟件有多種輸入方式，主要有：各種文本輸入，原理圖輸入和波形輸入。對(duì)于不同層次的模塊，應(yīng)采用不同的輸入方式進(jìn)行描述。由于 VHDL擅長(zhǎng)描述模塊的邏輯功能，而原理圖擅長(zhǎng)描述硬件連接關(guān)系，所以在底層設(shè)計(jì)中，對(duì)底層所有模塊使用 VHDL語(yǔ)言進(jìn)行描述，在頂層設(shè)計(jì)中，使用原理圖輸入方法。設(shè)計(jì)流程圖如圖 1所示： 圖 1 數(shù)字系統(tǒng)的 設(shè)計(jì) 流程 3 數(shù)字密碼鎖的設(shè)計(jì) 8 位串行數(shù)字密碼鎖是數(shù)字電路設(shè)計(jì)中較為典型的電路，本文在美國(guó) Altera 公司的 Max+plus II 開發(fā)平臺(tái)上，用 VHDL 設(shè)計(jì)了此數(shù)字電路。 設(shè)計(jì)分析與要求 數(shù)字鎖即電子密碼鎖，鎖內(nèi)有若干密碼，所以密碼可由用戶自己選定。數(shù)字鎖有兩類：一類是并行 接收 數(shù)據(jù)，稱為并行鎖；一類是串行接受數(shù)據(jù)，稱為串行鎖。如果輸入代碼與鎖內(nèi)密碼一致，鎖被打開；否則，應(yīng)封閉開鎖電路，并發(fā)出報(bào)警信號(hào)。 設(shè)計(jì)一個(gè) 8位串行數(shù)字鎖，并驗(yàn)證其操作。具體要求如下： 設(shè)計(jì) 輸入 設(shè)計(jì) 處理 系統(tǒng) 測(cè)試 器件 編程 設(shè)計(jì) 仿真 設(shè)計(jì) 思路 3 （ 1） 開鎖代碼為 8 位二進(jìn)制數(shù)，當(dāng)輸入代碼的位數(shù)和 位值與鎖內(nèi)給定的密碼一致，且按規(guī)定程序開鎖時(shí)，方可開鎖，并點(diǎn)亮開所指示燈 LT。否則，系統(tǒng)進(jìn)入“錯(cuò)誤”狀態(tài)，并發(fā)出報(bào)警信號(hào)。 （ 2） 開所 程序由設(shè)計(jì)者確定，并要求鎖內(nèi)給定的密碼是可調(diào)的，且預(yù)置方便，保密性好。 （ 3） 串行數(shù)字鎖的報(bào)警方式是點(diǎn)亮指示燈 LF，并使喇叭名叫來(lái)報(bào)警，直到按下復(fù)位開關(guān)，報(bào)警才停止。此時(shí)，數(shù)字鎖又自動(dòng)進(jìn)入等待下一次開鎖的狀態(tài)。 基本原理 數(shù)字密碼鎖 原理框圖如圖 2所示 。 由時(shí)鐘脈沖發(fā)生器、按鍵、指示燈和控制部分等組成。開關(guān)的消抖動(dòng)電路放在控制部分考慮，時(shí)鐘輸入 CLK由外部時(shí)鐘脈沖發(fā)生器的輸出提供。設(shè)計(jì)中的 指示燈就是發(fā)光二極管，共計(jì) 10個(gè)，用來(lái)指示系統(tǒng)的工作狀態(tài)。其中 8個(gè)為一組，用來(lái)顯示已經(jīng)輸入密碼的個(gè)數(shù)，剩余兩個(gè)，一個(gè)為開鎖綠色指示燈 LT；另一個(gè)為報(bào)警紅色指示燈 LF?？刂撇糠质?VHDL語(yǔ)言設(shè)計(jì)的核心部分，主要由方波生成模塊 FEN、消抖同步模塊 XIAOPRO 和密碼鎖邏輯控制模塊 CORNAA這 4個(gè)模塊構(gòu)成，可以完成密碼的修改、設(shè)定及非法入侵報(bào)警、驅(qū)動(dòng)外圍電路等功能。 圖 2 數(shù)字密碼鎖原理框圖 數(shù)字鎖的核心部分是控制器，該部分的輸入輸出信號(hào)定義如表 1所示。 表 1 數(shù)字密碼鎖控制 器 輸入輸出信號(hào)定義 輸入輸出信號(hào) 定義 CLR 復(fù)位信號(hào) CLK 時(shí)鐘輸入信號(hào) K1 K0 代表 1和 0的按鍵開關(guān) LC 管理員初始化密碼開關(guān) LT 開所指示燈 load 密碼設(shè)置開關(guān) LF 報(bào)警指示燈 lamp 密碼輸入顯示燈 arm 報(bào)警輸出信號(hào) 設(shè)計(jì)模塊說(shuō)明 本設(shè)計(jì)主要包括 方 波 生成模塊， 消抖同步模塊和密碼鎖邏輯控制模塊，下面分別加以介紹。 方波生成模塊 6 56 7 3 4 2 1 0 時(shí)鐘 脈沖器 Clk alm 控制 Lf 部分 Lt Lamp Clr k1 k0 lc load 按鍵
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1