【正文】 通道地址字 CAW： 記錄通道程序在內(nèi)存中的地址 通道命令字 CCW： 保存正在執(zhí)行的通道指令 通道狀態(tài)字 CSW： 存放通道執(zhí)行后的返回結(jié)果 通道數(shù)據(jù)字 CDW： 存放傳輸數(shù)據(jù) 通道和 CPU共用內(nèi)存，通過(guò)周期竊取方式取得 第五章 設(shè) 備 管 理 寧波大學(xué)信息科學(xué)與工程學(xué)院 彭宗舉 2) 工作原理 CPU： 執(zhí)行用戶程序，當(dāng)遇到 I/O請(qǐng)求時(shí)，可根據(jù)該請(qǐng)求生成通道程序放入內(nèi)存（也可事先編好放入內(nèi)存），并將該通道程序的首地址放入 CAW中；之后執(zhí)行 “ 啟動(dòng) I/O”指令，啟動(dòng)通道工作 第五章 設(shè) 備 管 理 寧波大學(xué)信息科學(xué)與工程學(xué)院 彭宗舉 通道： 接收到 “ 啟動(dòng) I/O”指令后，從CAW中取出通道程序的首地址，并根據(jù)首地址取出第一條指令放入 CCW中，同時(shí)向 CPU發(fā)回答信號(hào)，使 CPU可繼續(xù)執(zhí)行其他程序，而通道則開(kāi)始執(zhí)行通道程序，完成傳輸工作 第五章 設(shè) 備 管 理 寧波大學(xué)信息科學(xué)與工程學(xué)院 彭宗舉 （通道程序完成實(shí)際 I/O，啟動(dòng) I/O設(shè)備，執(zhí)行完畢后 ,如果還有下一條指令，則繼續(xù)執(zhí)行 , 否則表示傳輸完成） 當(dāng)通道傳輸完成最后一條指令時(shí) ， 向CPU發(fā) I/O中斷 ， 并且通道停止工作 。CPU接收中斷信號(hào) ， 從 CSW中取得有關(guān)信息 ， 決定下一步做什么 第五章 設(shè) 備 管 理 寧波大學(xué)信息科學(xué)與工程學(xué)院 彭宗舉 DMA(direct memory access)技術(shù) DMA方式與中斷的主要區(qū)別 ? 中斷方式是在數(shù)據(jù)緩沖寄存區(qū)滿后，發(fā)中斷請(qǐng)求，CPU進(jìn)行中斷處理 DMA方式則是在所要求傳送的數(shù)據(jù)塊全部傳送結(jié)束時(shí)要求 CPU進(jìn)行中斷處理 大大減少了 CPU進(jìn)行中斷處理的次數(shù) ? 中斷方式的數(shù)據(jù)傳送是由 CPU控制完成的 而 DMA方式則是在 DMA控制器的控制下不經(jīng)過(guò)CPU控制完成的 第五章 設(shè) 備 管 理 寧波大學(xué)信息科學(xué)與工程學(xué)院 彭宗舉 不用 DMA時(shí)，磁盤(pán)如何讀： 首先，控制器從磁盤(pán)驅(qū)動(dòng)器串行地一位一位地讀一個(gè)塊，直到將整塊信息放入控制器的內(nèi)部緩沖區(qū)中 其次，它做和校驗(yàn)計(jì)算，以核實(shí)沒(méi)有讀錯(cuò)誤發(fā)生 然后控制器產(chǎn)生一個(gè)中斷。 CPU響應(yīng)中斷，控制轉(zhuǎn)給操作系統(tǒng)。當(dāng)操作系統(tǒng)開(kāi)始運(yùn)行時(shí)，它重復(fù)地從控制器緩沖區(qū)中一次一個(gè)字節(jié)或一個(gè)字地讀這個(gè)磁盤(pán)塊的信息，并將其送入內(nèi)存中 第五章 設(shè) 備 管 理 寧波大學(xué)信息科學(xué)與工程學(xué)院 彭宗舉 控制器按照指定存儲(chǔ)器地址，把第一個(gè)字節(jié)送入主存 然后，按指定字節(jié)數(shù)進(jìn)行數(shù)據(jù)傳送 每當(dāng)傳送一個(gè)字節(jié)后，字節(jié)計(jì)數(shù)器值減 1，直到字節(jié)計(jì)數(shù)器等于 0 此時(shí)，控制器引發(fā)中斷，通知操作系統(tǒng)，操作完成 CPU提供 被讀取塊磁盤(pán)地址 目標(biāo)存儲(chǔ)地址 待讀取字節(jié)數(shù) 整塊數(shù)據(jù)讀進(jìn)緩沖區(qū) 核準(zhǔn)校驗(yàn) DMA工作示例 （以硬盤(pán)為例） 第五章 設(shè) 備 管 理 寧波大學(xué)信息科學(xué)與工程學(xué)院 彭宗舉 DMA工作原理 ——竊取總線控制權(quán) ? 存放輸入數(shù)據(jù)的內(nèi)存起始地址、要傳送的字節(jié)數(shù) 送入 DMA控制器的內(nèi)存地址寄存器和傳送字節(jié)計(jì)數(shù)器 中斷允許位和啟動(dòng)位置成 1，啟動(dòng)設(shè)備 ? 發(fā)出傳輸要求的進(jìn)程進(jìn)入等待狀態(tài) 執(zhí)行指令被暫時(shí)掛起，進(jìn)程調(diào)度其他進(jìn)程占據(jù) CPU ? 輸入設(shè)備不斷竊取 CPU工作周期，數(shù)據(jù)不斷寫(xiě)入內(nèi)存 ? 傳送完畢，發(fā)出中斷信號(hào) ? CPU接到中斷信號(hào)轉(zhuǎn)入中斷處理程序處理 ? 中斷處理結(jié)束， CPU返回原進(jìn)程或切換到新的進(jìn)程 第五章 設(shè) 備 管 理 寧波大學(xué)信息科學(xué)與工程學(xué)院 彭宗舉 CPU向控制器發(fā)出啟動(dòng) DMA通知和有關(guān)參數(shù) 控制器向內(nèi)存發(fā)出詢問(wèn)請(qǐng)求 訪問(wèn)內(nèi)存（讀、寫(xiě)） 計(jì)數(shù)器減 1 結(jié)束否 發(fā)中斷 N Y DMA的實(shí)現(xiàn)流程 第五章 設(shè) 備 管 理 寧波大學(xué)信息科學(xué)與工程學(xué)院 彭宗舉 3. “瓶頸”問(wèn)題 圖 54 單通路 I/O系統(tǒng) 設(shè)備 1設(shè)備 2設(shè)備 3設(shè)備 4設(shè)備 5設(shè)備 6設(shè)備 7控制器 1控制器 2控制器 3控制器 4通道 1通道 2存儲(chǔ)器第五章 設(shè) 備 管 理 寧波大學(xué)信息科學(xué)與工程學(xué)院 彭宗舉 圖 55 多通路 I/O系統(tǒng) I / O 設(shè)備控制器 1控制器 2通道 1通道 2存儲(chǔ)器I / O 設(shè)備I / O 設(shè)備I / O 設(shè)備第五章 設(shè) 備 管 理 寧波大學(xué)信息科學(xué)與工程學(xué)院 彭宗舉 總線系統(tǒng) (自學(xué)） 圖 56 總線型 I/O系統(tǒng)結(jié)構(gòu) C P U 存儲(chǔ)器磁盤(pán)控制器打印機(jī)控制器?其它控制器磁盤(pán)驅(qū) 動(dòng)器打印機(jī)系統(tǒng)總 線第五章 設(shè) 備 管 理 寧波大學(xué)信息科學(xué)與工程學(xué)院 彭宗舉 1. ISA和 EISA總線 1) ISA(Industry Standard Architecture) 這是為了 1984年推出的 80286型微機(jī)而設(shè)計(jì)的總線結(jié)構(gòu) 。 其總線的帶寬為 8位 ， 最高傳輸速率為 2 Mb/s。 之后不久又推出了 16位的 (EISA)總線 ， 其最高傳輸速率為 8 Mb/s， 后又升至 16 Mb/s， 能連接 12臺(tái)設(shè)備 。 2) EISA(Extended ISA) 到 80年代末期 ， ISA總線已難于滿足帶寬和傳輸速率的要求 ， 于是人們又開(kāi)發(fā)出擴(kuò)展 ISA(EISA)總線 ， 其帶寬為 32位 ，總線的傳輸速率高達(dá) 32 Mb/s， 同樣可以連接 12臺(tái)外部設(shè)備 。 第五章 設(shè) 備 管 理 寧波大學(xué)信息科學(xué)與工程學(xué)院 彭宗舉 2. 局部總線 (Local Bus) 1) VESA(Video Electronic Standard Association)總線 2) PCI(Peripheral Component Interface) 第五章 設(shè) 備 管 理 寧波大學(xué)信息科學(xué)與工程學(xué)院 彭宗舉 I/O控制方式 程序 I/O方式 在程序 I/O方式中 ， 由于 CPU的高速性和 I/O設(shè)備的低速性 ， 致使 CPU的絕大部分時(shí)間都處于等待 I/O設(shè)備完成數(shù)據(jù)I/O的循環(huán)測(cè)試中 ， 造成對(duì) CPU的極大浪費(fèi) 。 在該方式中 ，CPU之所以要不斷地測(cè)試 I/O設(shè)備的狀態(tài) ， 就是因?yàn)樵?CPU中無(wú)中斷機(jī)構(gòu) ， 使 I/O設(shè)備無(wú)法向 CPU報(bào)告它已完成了一個(gè)字符的輸入操作 。 第五章 設(shè) 備 管 理 寧波大學(xué)信息科學(xué)與工程學(xué)院 彭宗舉 圖 57 程序 I/O和中斷驅(qū)動(dòng)方式的流程 向 I / O 控制器發(fā)讀命 令讀 I / O 控制器的狀態(tài)檢查狀態(tài)？從 I / O 控制器中讀入 字向存儲(chǔ) 器中寫(xiě)字傳送完成？未就緒就緒出錯(cuò)C P U →I /OI /O →C P UI /O →C P UC P U → 內(nèi)存下條指 令完成未完向 I / O 控制器發(fā)讀命 令讀 I / O 控制器的狀態(tài)檢查狀態(tài)？從 I / O 控制器中讀 字向內(nèi)存中寫(xiě)字傳送完成？就緒出錯(cuò)C P U →I /OI /O →C P UI /O →C P UC P U → 內(nèi)存下條指 令完成未完中斷C P U 做其它 事向 I / O 控制器發(fā)布讀 塊命令C P U →D M AC P U 做其它 事讀 D MA 控制器的狀 態(tài)中斷D M A →C P U下條指 令( a ) 程序 I / O 方式 ( b ) 中斷驅(qū) 動(dòng)方式( c ) D M A 方式第五章 設(shè) 備 管 理 寧波大學(xué)信息科學(xué)與工程學(xué)院 彭宗舉 中斷驅(qū)動(dòng) I/O控制方式 在 I/O設(shè)備輸入每個(gè)數(shù)據(jù)的過(guò)程中 ， 由于無(wú)須 CPU干預(yù) ，因而可使 CPU與 I/O設(shè)備并行工作 。 僅當(dāng)輸完一個(gè)數(shù)據(jù)時(shí) ， 才需 CPU花費(fèi)極短的時(shí)間去做些中斷處理 。 可見(jiàn) ， 這樣可使CPU和 I/O設(shè)備都處于忙碌狀態(tài) ， 從而提高了整個(gè)系統(tǒng)的資源利用率及吞吐量 。 例如 ， 從終端輸入一個(gè)字符的時(shí)間約為 100 ms， 而將字符送入終端緩沖區(qū)的時(shí)間小于 ms。 若采用程序 I/O方式 ， CPU約有 ms的時(shí)間處于忙 —等待中 。 采用中斷驅(qū)動(dòng)方式后 ， CPU可利用這 ms的時(shí)間去做其它事情 ，而僅用 ms的時(shí)間來(lái)處理由控制器發(fā)來(lái)的中斷請(qǐng)求 。 可見(jiàn) ，中斷驅(qū)動(dòng)方式可以成百倍地提高 CPU的利用率 。 第五章 設(shè) 備 管 理 寧波大學(xué)信息科學(xué)與工程學(xué)院 彭宗舉 第五章 設(shè) 備 管 理 寧波大學(xué)信息科學(xué)與工程學(xué)院 彭宗舉 直接存儲(chǔ)器訪問(wèn) DMA I/O控制方式 1. DMA(Direct Memory Access)控制方式的引入 該方式的特點(diǎn)是： ① 數(shù)據(jù)傳輸?shù)幕締挝皇菙?shù)據(jù)塊 ， 即在CPU與 I/O設(shè)備之間 ， 每次傳送至少一個(gè)數(shù)據(jù)塊； ② 所傳送的數(shù)據(jù)是從設(shè)備直接送入內(nèi)存的 ， 或者相反； ③ 僅在傳送一個(gè)或多個(gè)數(shù)據(jù)塊的開(kāi)始和結(jié)束時(shí) ， 才需 CPU干預(yù) ， 整塊數(shù)據(jù)的傳送是在控制器的控制下完成的 。 可見(jiàn) ， DMA方式較之中斷驅(qū)動(dòng)方式 ， 又是成百倍地減少了 CPU對(duì) I/O的干預(yù) ， 進(jìn)一步提高了 CPU與 I/O設(shè)備的并行操作程度 。 第五章 設(shè) 備 管 理 寧波大學(xué)信息科學(xué)與工程學(xué)院 彭宗舉 2. DMA控制器的組成 圖 58 DMA控制器的組成 DRM A RDCCRI / O控制邏輯…主機(jī)—控制器 接口 控制器 與塊設(shè)備接口c o u n t內(nèi)存C P U命令系統(tǒng)總 線 D M A 控制器第五章 設(shè) 備 管 理 寧波大學(xué)信息科學(xué)與工程學(xué)院 彭宗舉 第五章 設(shè) 備 管 理 寧波大學(xué)信息科學(xué)與工程學(xué)院 彭宗舉 為了實(shí)現(xiàn)在主機(jī)與控制器之間成塊數(shù)據(jù)的直接交換 ， 必須在 DMA (1) 命令 /狀態(tài)寄存器 CR。 用于接收從 CPU發(fā)來(lái)的 I/O命令或有關(guān)控制信息 ， 或設(shè)備的狀態(tài) 。 (2) 內(nèi)存地址寄存器 MAR。 在輸入時(shí) ， 它存放把數(shù)據(jù)從設(shè)備傳送到內(nèi)存的起始目標(biāo)地址；在輸出時(shí) ， 它存放由內(nèi)存到設(shè)備的內(nèi)存源地址 。 (3) 數(shù)據(jù)寄存器 DR。 用于暫存從設(shè)備到內(nèi)存 ， 或從內(nèi)存到設(shè)備的數(shù)據(jù) 。 (4) 數(shù)據(jù)計(jì)數(shù)器 DC。 存放本次 CPU要讀或?qū)懙淖?(節(jié) )數(shù)。 第五章 設(shè) 備 管 理 寧波大學(xué)信息科學(xué)與工程學(xué)院 彭宗舉 3. DMA工作過(guò)程 圖 59 DMA方式的工作流程 設(shè)置 AR 和 DC 初值啟動(dòng) D M A 傳送命 令挪用存 儲(chǔ)器周期傳送數(shù)據(jù)字存儲(chǔ)器 地址增 1字計(jì)數(shù) 寄存器減 1DC ＝ 0?請(qǐng)求中 斷在繼續(xù) 執(zhí)行用戶程序的 同時(shí), 準(zhǔn)備又一 次傳送否是第五章 設(shè) 備 管 理 寧波大學(xué)信息科學(xué)與工程學(xué)院 彭宗舉 I/O通道控制方式 1. I/O通道控制方式的引入 I/O通道方式是 DMA方式的發(fā)展 ， 它可進(jìn)一步減少 CPU的干預(yù) ， 即把對(duì)一個(gè)數(shù)據(jù)塊的讀 (或?qū)?)為單位的干預(yù) ， 減少為對(duì)一組數(shù)據(jù)塊的讀 (或?qū)?)及有關(guān)的控制和管理為單位的干預(yù) 。 同時(shí) ， 又可實(shí)現(xiàn) CPU、 通道和 I/O設(shè)備三者的并行操作 ，從而更有效地提高整個(gè)系統(tǒng)的資源利用率 。 例如 ， 當(dāng) CPU要完成一組相關(guān)的讀 (或?qū)?)操作及有關(guān)控制時(shí) ， 只需向 I/O通道發(fā)送一條 I/O指令 ， 以給出其所要執(zhí)行的通道程序的首址和要訪問(wèn)的 I/O設(shè)備 ， 通道接到該指令后 ， 通過(guò)執(zhí)行通道程序便可完成 CPU指定的 I/O任務(wù) 。 第五章 設(shè) 備 管 理 寧波大學(xué)信息科學(xué)與工程學(xué)院 彭宗舉 2. 通道程序