【正文】 用。電路框圖如 圖 21 所 示： 圖 21 數(shù)字電路方案 方案二 ： 出租車驅動輪轉數(shù)與轉軸轉數(shù)的傳動比是一定的，磁感應傳感器會產(chǎn)生一個大約 20 ms 的低脈沖，可以通過計算磁感應傳感器產(chǎn)生的低脈沖數(shù)來計算出租車跑的里程數(shù)及相應的車費。 編碼器的單片機通過一個 I/O 口來檢測磁感應傳感器信號，當確定為傳感器產(chǎn)生的信號時，就通過另一個 I/O 口向解碼器的單片機發(fā)送一組編碼，而解碼器的單片機則首先判斷當前準備接收的數(shù)據(jù)是編碼器發(fā)送的編碼還是解碼寫入器發(fā)送的解碼。當判斷是解碼寫入器發(fā)送的解碼時，解碼器的單片機接收此解碼，并利用 12C 總線協(xié)議將解碼保存到 EEPROM 中去；當判斷是編碼器 發(fā)送的編碼時，解碼器的單片機先接收此編碼，然后讀出自己 EEPROM 中的解碼，將其與接收到的編碼相比較，如果相同則解碼器單片機通過一個 I/0 口向計價裝置發(fā)出計價脈沖，否則不發(fā)出計價脈沖。解決了以往計價器計價不準確、使用壽命短等缺點，但此方法通常使干擾信號也能產(chǎn)生計數(shù)脈沖，分立元件過于復雜，電路穩(wěn)定性不好。方案框圖如 圖 22 所 示 : 圖 22 編碼器方案 方案三： 采用單片機控制。 以單片機為核心 ,設計上采用 89S51 單片機為主控器，以 A44E 霍爾傳感器測距，并采用 AT24C02 實現(xiàn)在系統(tǒng)掉電的時候保存單價和系統(tǒng)時間等信息，輸出采用 7段數(shù)碼顯示管。利用單片機豐富的 I/O 端口，金額顯示 單價顯示 電源電路及保護電路 里程傳感器 移位寄存器電路 磁感應傳感器 編碼 器 解碼 器 計價 裝置 解碼寫入器 計價脈沖 E 網(wǎng)校免費網(wǎng)上共享學習平臺 及其控制的靈活性，實現(xiàn)基本的里程計價功能和價格調(diào)整、時鐘顯示功能。原理結構如圖 23 所 示 ： 圖 23 單片機控制方案 本電路設計的計價器不但能實現(xiàn)基本的計價，而且還能根據(jù)白天，黑夜，中途等待來調(diào)節(jié)單價，但同時在不計價的時候還能作為時鐘為司機同志提供方便。單片機計算總價的公式為：總價 =起步價 +單價 *（總里程 起步里程）。 AT89C51作為一個單片微型計算系統(tǒng)，靈活性高，其強大的控制處理功能和可 擴展功能為設計電路提供了很好的選擇。 通過比較以上三種方案，單片機方案有較大的活動空間，不但能實現(xiàn)所有要求的功能而且能在很大的程度上擴展功能，而且還可以方便的對系統(tǒng)進行升級，所以我們采用第三種方案，用 AT89C51 單片機實現(xiàn)出租車計價的功能。 系統(tǒng)總體設計要求 所設計的出租車計價系統(tǒng) ,要求可以設置起步價， (如 5 公里內(nèi) 10 元 ) ,5 公里后開始按每公里增加費用 ,每公里的單價為 1. 6 元。在出租車運營過程中 ,當遇到堵車等情況而導致出租車處于等待狀態(tài) ,則每等到五分鐘 (時速低于每小時5 公里 ) 費用加 1 元。當總計費金額達到 30 元后 ,每公里將加收 50 %的空駛費 ,遇有特殊情況停車時 ,可設為不計費 ,以保證乘客權益。該電路系統(tǒng)能夠模擬實際出租汽車的啟動、停止、暫停、空車等狀態(tài) ,可以顯示計費金額、行駛公里數(shù)、計費開始時間等參數(shù) ,而且各關鍵參數(shù)可以進行調(diào)整 ,以適應在實際應用中起步價、每公里價格和計費方式等參數(shù)的變化。 本課題研究的主要內(nèi)容是設計出租車計價器的硬件電路。設計的整體電路框圖如 圖 24 所示，整個系統(tǒng)由單片機 A T89C51 控制電路、 A44E 霍爾傳感器電路、 AT24C02 存儲電路、 8563 時鐘電路、票據(jù)打印電路、按鍵鍵盤電路、 LED驅動顯示電路及電源電路組成。 單片機采集并判斷空車燈信號及路程檢測傳感器信號 ,當出租車啟動時 ,單片機檢測到霍爾傳感器的脈沖信號并進行里程計算。當無乘客時 ,單片機調(diào)用實時時間芯片 8563 程序和 8255 串口顯示驅動程序 ,用 4 只 LED 進行時鐘顯示 。當空車燈掰下乘客上車時，通過 8563 獲取時間信息分辨白天 / 晚上 ,然后調(diào)用AT24C02 程序獲取白天 / 晚上的單價及起始價 ,便開始計價并顯示時間、里程和金額等信息 。當空車燈打上乘客下車時，打印好票據(jù) ,單片機將營運數(shù)據(jù)信息 存儲到 AT24C02 中 ,等待出租車再次啟動后單次金額與里程等信息清零復位 , 就此完成一次計價。 AT89C51單片機 數(shù)據(jù)存儲及時鐘模塊 里程采集模塊 顯示模塊 存儲區(qū)擴展模塊 鍵盤模塊 打印模塊 E 網(wǎng)校免費網(wǎng)上共享學習平臺 圖 24 硬件電路框圖 AT89C51 單片機 數(shù)據(jù)存儲及時鐘模塊 里程采集模塊 顯 示模塊 存儲區(qū)擴展模塊 鍵盤模塊 打印模塊 E 網(wǎng)校免費網(wǎng)上共享學習平臺 第 3 章 相關芯片介紹 控制核心芯片 AT89C51 主要特性 ● 與 MCS51 系列單片機產(chǎn)品兼容 ● 4K 字節(jié)在系統(tǒng)可編程 Flash 存儲器（片內(nèi)具有 4K 字節(jié)閃速存儲器） ● 1000 次擦寫周期 ● 128Bytes 的內(nèi)部 RAM單元 ● 4 個 8位 I/O 口，即 32 位可編程 I/O 口線 ● 2 個 16位定時器 /計數(shù)器 ● 6 個中斷源 ● 可編程全雙工串行口 ● 低功耗空閑和掉電模式 ● 掉電后中斷可喚醒 ● 看門狗定時器 ● 雙數(shù)據(jù)指針 ● 靈活的 ISP 在線編程功能（字或字節(jié)模式） ● 寬范圍的工作電壓， VCC 的允許變化范圍為了 ～ ● 可設置為待機狀態(tài)和掉電狀態(tài) ● 振蕩器及時鐘電路，全靜態(tài)工作方式，時鐘頻率可為 0Hz~24MHz。具有全靜態(tài)的工作方式，表明它不一定要求連續(xù)的工作時鐘定時，在等待內(nèi)部事件 期間，時鐘頻率可降至 0。 AT89C51 芯片在出廠時，閃存處于可擦除狀態(tài)，各地址單元內(nèi)容為 FFH，可隨時進行編程。編程是按字節(jié)進行的。編程電壓 VPP 有高壓 12V 的，也有低壓5V的。 AT89C51 的內(nèi)部結構框圖如圖 31 所示： AT89C51 的管腳結構圖及管腳說明 如圖 32所示 。 VCC：供電電壓。 GND：接地。 P0口： P0口為一個 8 位漏級開路雙向 I/O 口，每腳可吸收 8TTL 門電流。當 P1 口的管腳第一次寫 1 時，被定義為高阻輸入。 P0 能夠用于外部程序數(shù)據(jù)存儲器，它可以被 定義為數(shù)據(jù) /地址的第八位。在 FLASH 編程時， P0 口作為原碼輸入口，當 FLASH 進行校驗時，P0輸出原碼，此時 P0 外部必須被拉高。 P1口： P1口是一個內(nèi)部提供上拉電阻的 8位雙向 I/O 口， P1口緩沖器能接收輸出 4TTL門電流。 P1 口管腳寫入 1 后，被內(nèi)部上拉為高，可用作輸入， P1口被外部下拉為低電平時，將輸出電流，這是由于內(nèi)部上拉的緣故。在 FLASH 編程和校驗時， P1 口作為第八位地址接收。 E 網(wǎng)校免費網(wǎng)上共享學習平臺 ～ ～ + + 圖 31 AT89C51的內(nèi)部結構框圖 P0驅動 P2驅動 P0鎖存器 P2鎖存器動 FPEROM RAM RAM 地址寄存器 B寄存器 ACC TMP2 TMP1 堆棧指針 ALU PSW 指令寄存器 定時控制 P1鎖存器 P3鎖存器 中斷、串行口和定時器 P1驅動 P1驅動 OSC ~ ~ 程序地址寄存器 DPTR 緩沖 PC增加 1 PC PSEN E 網(wǎng)校免費網(wǎng)上共享學習平臺 圖 32 AT89C51管腳結構圖 P2 口： P2 口為一個內(nèi)部上拉電阻的 8 位雙向 I/O 口， P2 口緩沖器可接收，輸出 4 個TTL 門電流，當 P2 口被寫“ 1”時，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。并因此作為輸入時， P2口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉的緣故。 P2口當用于外部程序存儲器或 16 位地址外部數(shù)據(jù)存儲器進行 存取時， P2口輸出地址的高八位。在給出地址“ 1”時，它利用內(nèi)部上拉優(yōu)勢，當對外部八位地址數(shù)據(jù)存儲器進行讀寫時， P2 口輸出其特殊功能寄存器的內(nèi)容。 P2口在 FLASH編程和校驗時接收高八位地址信號和控制信號。 P3口： P3口管腳是 8 個帶內(nèi)部上拉電阻的雙向 I/O口，可接收輸出 4 個 TTL門電流。當 P3 口寫入“ 1”后，它 們被內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平， P3 口將輸出電流（ ILL）這是由于上拉的緣故。 P3口也可作為 AT89C51 的一些特殊功能口，如 表 31 所示： P3口管腳 備選功能 RXD（串行輸入口） TXD（串行輸出口） /INT0（外部中斷 0） /INT1（外部中斷 1） T0（記時器 0 外部輸入） T1（記時器 1 外部輸入） /WR（外部數(shù)據(jù)存儲器寫選通） /RD（外部數(shù)據(jù)存儲器讀選通） P3口同時為閃爍編程和編程校驗接收一些控制信號。 E 網(wǎng)校免費網(wǎng)上共享學習平臺 表 31 AT89C51部分引腳功能表 端口引腳 復用功能 RXD（串行輸入口） TXD（串行輸出口） /INT0（外部中斷 0） /INT1（外部中斷 1） T0（定時器 0 的外部輸入） T1（定時器 1 的外部輸入） /WR（外部數(shù)據(jù)存儲器寫選通） /RD （外部數(shù)據(jù)存儲器讀選通） RST：復位輸入。當振蕩器復位器件時，要保持 RST 腳兩個機器周期的高電平時間。 ALE/PROG：當訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在 FLASH 編程期間，此引腳用于輸入編程脈沖。在平時， ALE 端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的 1/6。因此它可用作對外部輸出 的脈沖或用于定時目的。然而要注意的是：每當用作外部數(shù)據(jù)存儲器時，將跳過一個 ALE 脈沖。如想禁止 ALE的輸出可在 SFR8EH 地址上置 0。此時， ALE只有在執(zhí)行 MOVX， MOVC 指令是 ALE 才起作用。另外，該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài) ALE 禁止，置位無效。 /PSEN：外部程序存儲器的選通信號。在由外部程序存儲器取指期間，每個機器周期兩次 /PSEN 有效。但在訪問外部數(shù)據(jù)存儲器時，這兩次有效的 /PSEN信號將不出現(xiàn)。 /EA/VPP：當 EA 保持低電平時，則在此期間外部程序存儲器（ 0000HFFFFH），不管是否有內(nèi)部程序存儲器。注意加密方式 1 時， /EA 將內(nèi)部鎖定為 RESET；當/EA 端保持高電平時，此間內(nèi)部程序存儲器。在 FLASH 編程期間，此引腳也用于施加 12V 編程電源（ VPP）。 XTAL1：反向振蕩放大器的輸入及內(nèi)部時鐘工作電路的輸入。 XTAL2：來自反向振蕩器的輸出。 AT89C51 的振蕩器特性 XTAL1 和 XTAL2 分別為反向放大器的輸入和輸出。該反向放大器可以配置為片內(nèi)振蕩器。石晶振蕩和陶瓷振蕩均可采用。如采用外部時鐘源驅動器件， XTAL2應不接。有余輸入至內(nèi)部時鐘信號要通過一個二分頻觸發(fā)器，因此對外部時鐘信號的脈寬無任何要求，但必須保證脈沖的高低電平要求的寬度 。 芯片擦除 整個 PEROM 陣列和三個鎖定位的電擦除可通過正確的控制信號組合，并保持E 網(wǎng)校免費網(wǎng)上共享學習平臺 ALE 管腳處于低電平 10ms 來完成。在芯片擦操作中，代碼陣列全被寫“ 1”且在任何非空存儲字節(jié)被重復編程以前，該操作必須被執(zhí)行。此外， AT89C51 設有穩(wěn)態(tài)邏輯，可以在低到零頻率的條件下靜態(tài)邏輯，支持兩種軟件可選的掉電模式。在閑置模式下， CPU 停止工作。但 RAM，定時器，計數(shù)器，串 口和中斷系統(tǒng)仍在工作。在掉電模式