ttl電路與cmos電路-文庫吧
2025-08-01 23:53 本頁面
【正文】 信號的捕捉能力很強(qiáng)。所以，不用的管腳不要懸空，要接上拉電阻或者下拉電阻，給它一個恒定的電平。 (2)、輸入端接低內(nèi)組的信號源時，要在輸入端和信號源之間串聯(lián)限流電阻，使輸入的電流限制在1mA之內(nèi)。 (3)、當(dāng)接長信號傳輸線時，在CMOS電路端接匹配電阻。 (4)、當(dāng)輸入端接大電容時，應(yīng)該在輸入端和電容間接保護(hù)電阻。電阻值為R=V0/。 (5)、CMOS的輸入電流超過1mA，就有可能燒壞CMOS。TTL電路的使用注意事項1．電源電壓應(yīng)嚴(yán)格保持在5V177。10%的范圍內(nèi)，過高易損壞器件，過低則不能正常工作，實驗中一般采用穩(wěn)定性好、內(nèi)阻小的直流穩(wěn)壓電源。使用時，應(yīng)特別注意電源與地線不能錯接，否則會因過大電流而造成器件損壞。2．多余輸入端最好不要懸空，雖然懸空相當(dāng)于高電平，并不能影響與門（與非門）的邏輯功能，但懸空時易受干擾，為此，與門、與非門多余輸入端可直接接到Vcc上，或通過一個公用電阻（幾千歐）連到Vcc上。若前級驅(qū)動能力強(qiáng)，則可將多余輸入端與使用端并接，不用的或門、或非門輸入端直接接地，與或非門不用的與門輸入端至少有一個要直接接地，帶有擴(kuò)展端的門電路，其擴(kuò)展端不允許直接接電源。3．輸出端不允許直接接電源或接地（但可以通過電阻與電源相連）；不允許直接并聯(lián)使用（集電極開路門和三態(tài)門除外）。4．應(yīng)考慮電路的負(fù)載能力（即扇出系數(shù)）。要留有余地，以免影響電路的正常工作，扇出系數(shù)可通過查閱器件手冊或計算獲得。5．在高頻工作時，應(yīng)通過縮短引線、屏蔽干擾源等措施，抑制電流的尖峰干擾。四，TTL門電路中輸入端負(fù)載特性（輸入端帶電阻特殊情況的處理）： 1）懸空時相當(dāng)于輸入端接高電平。因為這時可以看作是輸入端接一個無窮大的電阻。 2）在門電路輸入端串聯(lián)10K電阻后再輸入低電平，輸入端出呈現(xiàn)的是高電平而不是低電 平。因為由TTL門電路的輸入端負(fù)載特性可知，只有在輸入端接的串聯(lián)電阻小于910歐時， 它輸入來的低電平信號才能被門電路識別出來，串聯(lián)電阻再大的話輸入端就一直呈現(xiàn)高電 平。這個一定要注意。CMOS門電路就不用考慮這些了。 五，TTL電路有集電極開路OC門，MOS管也有和集電極對應(yīng)的漏極開路的OD門，它的輸出就叫做開漏輸出。
物理相關(guān)推薦
鄂ICP備17016276號-1