第二章arm技術(shù)概述-文庫吧
2025-07-17 13:02 本頁面
【正文】 結(jié)構(gòu)簡(jiǎn)單 ,但速度較慢。取指不能同時(shí)取數(shù)據(jù) ? 哈佛體系結(jié)構(gòu)模型 指令寄存器 控制器 數(shù)據(jù)通道 輸入 輸出 中央處理器 程序存儲(chǔ)器 指令 0 指令 1 指令 2 數(shù)據(jù)存儲(chǔ)器 數(shù)據(jù) 0 數(shù)據(jù) 1 數(shù)據(jù) 2 總線 總線 ? 哈佛體系結(jié)構(gòu)的特點(diǎn) ? 1）程序存儲(chǔ)器與數(shù)據(jù)存儲(chǔ)器分開 . ? 2）提供了較大的存儲(chǔ)器帶寬，各自有自己的總線。 ? 3）適合于數(shù)字信號(hào)處理 . ? 4）大多數(shù) DSP都是哈佛結(jié)構(gòu) . ? 5） ARM9是哈佛結(jié)構(gòu) ? 6）取指和取數(shù)在同一周期進(jìn)行，提高速度， 改進(jìn)哈佛體系結(jié)構(gòu)分成三個(gè)存儲(chǔ)區(qū)：程序、數(shù)據(jù)、程序和數(shù)據(jù)共用。 CISC： 復(fù)雜指令集（ Complex Instruction Set Computer） ? 具有大量的指令和尋址方式 ? 8/2原則： 80%的程序只使用 20%的指令 ? 大多數(shù)程序只使用少量的指令就能夠運(yùn)行。 ? CISC CPU 包含有豐富的單元電路，因而功能強(qiáng)、面積大、功耗大。 RISC： 精簡(jiǎn)指令集（ Reduced Instruction Set Computer) ? 在通道中只包含最有用的指令 ,只提供簡(jiǎn)單的操作。 ? 確保數(shù)據(jù)通道快速執(zhí)行每一條指令 ? Loadstore結(jié)構(gòu) —— 處理器只處理寄存器中的數(shù)據(jù)，loadstore指令用來完成數(shù)據(jù)在寄存器和外部存儲(chǔ)器之間的傳送。 ? 使 CPU硬件結(jié)構(gòu)設(shè)計(jì)變得更為簡(jiǎn)單， RISC CPU包含較少的單元電路，因而面積小、功耗低 主要差別： ? 寄存器 ? RISC指令集 擁有更多的通用寄存器，每個(gè)可以存放數(shù)據(jù)和地址，寄存器為所有的數(shù)據(jù)操作提供快速的存儲(chǔ)訪問。 ? CISC指令集 多用于特定目的的專用寄存器。 ? LOAD –STORE 結(jié)構(gòu) ? RISC結(jié)構(gòu) Cpu 僅處理寄存器中的數(shù)據(jù)，采用獨(dú)立的、專用的 LOAD –STORE 指令來完成數(shù)據(jù)在寄存器和外存之間的傳送。（訪存費(fèi)時(shí)，處理和存儲(chǔ)分開，可以反復(fù)的使用保存在寄存器中的數(shù)據(jù)，而避免多次訪問外存）。 ? CISC結(jié)構(gòu) 能直接處理存儲(chǔ)器中的數(shù)據(jù)。 二、 ARM體系結(jié)構(gòu) ARM系列產(chǎn)品表示 ARM 926EJS Family number 7: ARM7 9: ARM9 10: ARM10 11: ARM11 Memory system 2: Cache, MMU, Process ID 4: Cache, MPU 6: Write buffer, no cache Memory size 0: Cache size (4128KB) 2: Reduced cache size 6: TCM Synthesizable Extensions E: DSP extension J: Jazelle extension T: Thumb support … 標(biāo)志 含義 說明 T 支持 Thumb指令集 Thumb指令集版本 1： ARMv4T Thumb指令集版本 2： ARMv5T Thumb2： ARMv6T D 片上調(diào)試 使處理器能夠停止，以響應(yīng)調(diào)試請(qǐng)求 M 支持長乘法 3
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1