vga彩條信號顯示控制器的設(shè)計eda技術(shù)課程設(shè)計-文庫吧
2025-06-28 20:43 本頁面
【正文】 系列SOPC/EDA實驗箱，以及一個顯示器。2 系統(tǒng)總體方案 FPGA 是整個系統(tǒng)的核心，通過對其編程可輸出 RGB 三基色信號和 HS 、VS 行場 掃描同步信號。當(dāng) FPGA 接受單片機輸出的控制信號后，內(nèi)部的數(shù)據(jù)選擇器模塊根據(jù) 控制信號選通相應(yīng)的圖像生成模塊，輸出圖像信號，與行場掃描時序信號一起通過 15 針 D 型接口電路送入 VGA 顯示器，在 VGA 顯示器上便可以看到對應(yīng)的彩色圖像。FPGA 所需的工作時鐘由外部高精度有源晶振提供；單片機控制器分析鍵盤掃描結(jié)果，控制液 晶顯示模塊顯示相應(yīng)的功能，由 LCD 顯示輸出圖像和按鍵控制模式，并送出相應(yīng)控制 信號給 FPGA，系統(tǒng)原理框圖如圖 1電源控制按鍵VGA顯示器FPGA時鐘電路接口電路 圖1 原理框圖 VGA顯示原理工業(yè)標準的VGA顯示模式為：64046816色60Hz。常見的彩色顯示器，一般由CRT (陰極射線管)構(gòu)成，彩色是由R、G、B（紅、綠、藍）三基色組成，CRT用逐行掃描或隔行掃描的方式實現(xiàn)圖像顯示，由VGA控制模塊產(chǎn)生的水平同步信號和垂直同步信號控制陰極射線槍產(chǎn)生的電子束，打在涂有熒光粉的熒光屏上，產(chǎn)生R、G、B三基色，合成一個彩色像素。掃描從屏幕的左上方開始，由左至右，由上到下，逐行進行掃描，每掃完一行，電子束回到屏幕下一行的起始位置，在回掃期間，CRT對電子束進行消隱，每行結(jié)束是用行同步信號HS進行行同步；掃描完所有行，再由場同步信號VS進行場同步，并使掃描回到屏幕的左上方，同時進行場消隱，預(yù)備下一場的掃描。行同步信號HS 和場同步信號VS是兩個重要的信號。顯示過程中，HS 和VS的極性可正可負，顯示器內(nèi)可自動轉(zhuǎn)換為正極性邏輯。 VGA行同步信號HS和場同步信號VS的時序圖如圖2和圖3所示，T1為行同步消隱（約為6μs）；T2為行顯示時間（約為26μs）；T3為場同步消隱（兩個行周期）；T4為場顯示時間（480個行周期）。 顯示器每掃描完一行，再掃描一下行時會花一定時間來準備，因此要滿足時序要求，見圖2 圖2 VGA行掃描時序圖同樣每掃描完一幀，再掃描下一幀行時也會花一定時間來準備，因此也要滿足其時序要求，見圖3圖3 VGA場掃描時序圖對于VGA 顯示器的時序驅(qū)動要嚴格遵循“VGA工業(yè)標準”，即64048060HZ模式，否則無法顯示正確地圖像。VGA工業(yè)標準要求的頻率： 時鐘頻率：(像素輸出的頻率) 行頻：31469Hz 場頻：（每秒圖像刷新頻率）行掃描時序要求如表1 行同步頭行像素行周期對應(yīng)位置TfTaTbTcTdTeTg時間（像素）8964086408800表1行掃描時序圖場掃描時序要求如表2 場同步頭場圖像場周期對應(yīng)位置TfTaTbTcTdTeTg時間（行）222584808525表2場掃描時序圖從以上圖可以看出，顯示一行數(shù)據(jù)需要處理兩件事情。第一：產(chǎn)生行同步 HS。不難看出，HS是一個脈沖信號，此信號的周期為： Te=Ta+Tb+Tc+Td，低電平時間為Ta。其中 Ta、Tb、Tc、Td均為時間信號，這些信號根據(jù)需要顯示的分辨率不同而不同。第二：產(chǎn)生顯示的數(shù)據(jù)（DATA）信號， 此信號為模擬信號，當(dāng)在顯示有效數(shù)據(jù)（Active video）內(nèi)，DATA信號為0~（R、G、B），根據(jù)分辨率的不同，DATA的采樣率、點數(shù)也皆不相同。幀數(shù)據(jù)時序與行時序類似
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1