s3c2410最小系統(tǒng)設計-文庫吧
2025-06-14 18:23 本頁面
【正文】 Hz晶振，通過內(nèi)部寄存器的設置產(chǎn)生不同頻率的FCLK、HCLK和PCLK； kHz的晶振供RTC模塊使用。同時在MPLLCAP和UPLLCAP上也要外接5pF的環(huán)路濾波電容。晶振電路如圖4所示。圖4 晶振電路 Crystal Circuit 復位電路圖5 復位電路 Reset CircuitS3C2410的J12引腳為nRESET復位引腳，nRESET上給4個FCLK時間的低電平后就可以復位?？梢栽O計如圖5所示的復位電路，其中上電復位是靠RC電路特性完成，開關二極管1N4148在手動復位時對電容起快速放電的作用，因此可以把復位電平快速拉到0V。反響門74HC14可以起到延時作用，保證有足夠復位時間。 JTAG接口S3C2410有標準的JTAG接口，TCK（H6）為測試時鐘輸入；TDI（J1）為測試數(shù)據(jù)輸入；TDO（J5）為測試數(shù)據(jù)輸出；TMS（J3）為測試模式選擇，TMS用來設置JTAG接口處于某種特定的測試模式；nTRST（H5）為測試復位，輸入引腳，低電平有效。其中nTRST、TMS、TCK、TDI需要接10K的上拉電阻。通過JTAG口可以完成芯片測試或在線編程。[1]S3C2410有32根數(shù)據(jù)線和27根地址線，因此地址線的尋址范圍為128M；但是S3C2410還有8根存儲器芯片片選信號線nGCS0～nGCS7，因此總的尋址空間為128M*8=1G。Nand Flash啟動模式下復位時S3C2410的存儲器映射如圖6所示。如當訪問物理地址0x08000000～0x10000000內(nèi)的地址則nGCS1自動為低電平，以此類推。通過圖6可知SDRAM只能連接在nGCS6和nGCS7片選引腳上。S3C2410提供了SDRAM的接口，其中包括nSRAS:行信號鎖存；nSCAS:列信號鎖存；nSCS[1:0]（就是nGCS[6:7]）：片選信號；DQM[3:0]：數(shù)據(jù)屏蔽；SCLK[1:0]：時鐘；SCKE：時鐘有效；nBE[3:0]：高/低字節(jié)有效；nWBE[3:0]：寫有效。下面以2片HY57V561620為例介紹SDRAM和S3C2410的連接方法。HY57V561620是4塊16位32M的SDRAM存儲器，用2片可以構成32位的64M存儲器。HY57V561620的行地址13位RA0～RA12，列地址9位CA0～CA8，行和列地址是復用的。HY57V561620包括4個塊，通過BA0、BA1的組合選擇塊。HY57V561620是16位存儲器，因此數(shù)據(jù)線為DQ0～DQ15，還有CS片選，CLK時鐘，CKE時鐘使能，RAS行鎖存，CAS列鎖存， WE寫使能等引腳。圖7表示了HY57V561620和S3C2410的連接方法，其中BA0、BA1需要連接ADD24和ADDR25，通過S3C2410的說明可知，因為內(nèi)存總大小是64M因此塊選擇信號必須使用ADDR24和ADDR25。因為HY57V561620的行列地址復用，因此S3C2410必須知道行列地址各多少位，這個需要在BANKCON6寄存器的SCAN字段指定。圖7 SDRAM連接圖 SDRAM Connection圖6 存儲器映射
環(huán)評公示相關推薦
鄂ICP備17016276號-1