【正文】 加上時鐘信號、復(fù)位信號，如果芯片沒有片內(nèi)程序存儲器，則還要加上存儲器系統(tǒng)，然后嵌入式控制器才可能工作。其中存儲器系統(tǒng)是可選的，這是因為很多面向嵌入式領(lǐng)域的嵌入式微控制器內(nèi)部設(shè)計了程序存儲器和數(shù)據(jù)存儲器。這些提供嵌入式控制器運(yùn)行所必須條件的電路與嵌入式控制器共同構(gòu)成了嵌入式的最小系統(tǒng)。而大多數(shù)基于 ARM7 處理器核的微控制器都有調(diào)試接口，這部分在芯片實際工作時不是必需的，但在開發(fā)時很重要，所以把這部分也歸入最小系統(tǒng)中。 如圖 所示為最小系統(tǒng)結(jié)構(gòu)圖 。 基于 ARM7的 S3C44B0最小系統(tǒng)設(shè)計 摘要 圖 最小系統(tǒng)結(jié)構(gòu)圖 基于 ARM7的 S3C44B0最小系統(tǒng)設(shè)計 摘要 第 2章 系統(tǒng)設(shè)計概述 ARM 處理器 概述 在現(xiàn)代 SOC 設(shè)計中，為了實現(xiàn)高性能，微處理器核必須連接一個容量大、速度高的存儲器系統(tǒng)。如果存儲器容量太小，就不能存儲足夠大的程序來使處理器全力處理，如果速度太慢，就不能像處理器執(zhí)行指令那樣快地提供指令。但一般存儲器容量大，速度相對會慢 。因此，設(shè)計一個足夠大又足夠快的單一存儲器，使高性能處理器充分發(fā)揮其能力，是有一定困難的，一般的解決方法是構(gòu)建一個復(fù)合的存儲器系統(tǒng)，這就是普遍使用的多級存儲器層次的概念。 多級存儲器包括一個容量小但速度快的從存儲器，以及一個容量大但速度慢的主存儲器。容量小但速度快的元件是 cache，能自動保存處理器經(jīng)常用到的指令和數(shù)據(jù)的復(fù)制。根據(jù)典型程序的實驗統(tǒng)計，這個存儲器系統(tǒng)的外部行為在絕大部分時間像一個既大又快的存儲器。 2級存儲器原理可擴(kuò)展為多級存儲器層次，如 cache、主存和硬盤構(gòu)成 3 級存儲層次（嵌入式系統(tǒng)目前多 是 2 級的）。這里首先對 ARM 支持的存儲數(shù)據(jù)類型和處理器中數(shù)據(jù)存儲格式進(jìn)行介紹，建立起 ARM處理器的存儲體系的概念。 存儲數(shù)據(jù)類型和存儲格式 1) 數(shù)據(jù)類型 ARM 處理器支持以下 6 種數(shù)據(jù)類型（較早的 ARM 處理器不支持半字和有符號字節(jié)）： ? 8 位有符號和無符號字節(jié)。 ? 16 位有符號和無符號半字，它們以 2 字節(jié)的邊界對齊。 ? 32 位有符號和無符號字，它們以 4字節(jié)的邊界對齊。 ARM 指令全是 32 位的字，并且必須以字為單位邊界對齊。 Thumb 指令是 16位半字，而且必須以 2 字節(jié)為單位邊界對齊。 在內(nèi)部，所有 ARM 操 作都面向 32 位的操作數(shù)，只有數(shù)據(jù)傳送指令支持較短的字節(jié)和半字的數(shù)據(jù)類型。當(dāng)從存儲器調(diào)入一個字節(jié)或半字時，根據(jù)指令對數(shù)據(jù)的操作類型，將其無符號 0 或有符號 “ 符號位 ” 擴(kuò)展為 32位，進(jìn)而作為 32 位數(shù)據(jù)在內(nèi)部進(jìn)行處理。 基于 ARM7的 S3C44B0最小系統(tǒng)設(shè)計 摘要 ARM 協(xié)處理器可以支持其他數(shù)據(jù)類型，特別是定義了一些表示浮點數(shù)的數(shù)據(jù)類型。在 ARM 核內(nèi)沒有明確地支持這些數(shù)據(jù)類型，然而在沒有浮點協(xié)處理器的情況下，這些類型可由軟件用上述標(biāo)準(zhǔn)類型來解釋。 2) 存儲器組織 在以字節(jié)為單位尋址的存儲器中有小端和大端兩種方式存儲字，這兩種方式是根據(jù)最低有效字節(jié)與相鄰較高有效字節(jié) 相比，是存放在較低的地址還是較高的地址來劃分的。兩種存儲方式如圖 所示。 ? 小端模式：較高的有效字節(jié)存放在較高的存儲器地址，較低的有效字節(jié)存放在較低的存儲器地址。 ? 大端模式：較高的有效字節(jié)存放在較低的存儲器地址，較低的有效字節(jié)存放在較高的存儲器地址。 ARM 處理器能方便地配置為其中任何一種存儲器方式，但其默認(rèn)設(shè)置為小端模式。在本書中將采用小端模式。 23 22 21 20 位 31 位 0 19 18 17 16 15 14 13 12 1 1 1 0 9 8 7 6 5 4 3 2 1 0 字 16 半字 14 半字 12 字 8 字節(jié) 6 字節(jié) 4 字節(jié) 3 字節(jié) 2 字節(jié) 1 字節(jié) 0 字節(jié) 地址 20 21 22 23 位 31 位 0 16 17 18 19 12 13 14 15 8 9 10 1 1 4 5 6 7 0 1 2 3 字 16 半字 12 半字 14 字 8 字節(jié) 4 字節(jié) 6 字節(jié) 0 字節(jié) 1 字節(jié) 2 字節(jié) 3 字節(jié) 地址 （ a）小端存儲器組織圖 （ b）大端存儲器組織圖 圖 小端和大端存儲器組織 存儲器層次簡介 存儲層次的管理由計算機(jī)硬件和操作系統(tǒng)來完成，典型的計算機(jī)存儲層次由多級構(gòu)成，每級都有特定的容量及速度。 1) 寄存器組 微處理器寄存器組可看作存儲器層次的頂層。典型的 RISC 微處理器大約有32個 32 位寄存器，總共 128B，其訪問時間為幾 ns。 2) 片上 RAM 如果微處理器要達(dá)到最佳性能，采用片上存儲器是必需的。它和片上的寄存基于 ARM7的 S3C44B0最小系統(tǒng)設(shè)計 摘要 器組具有同級的讀 /寫速度。與片外存儲器相比，它有較好的功耗效率，并減少了電磁干擾。許多嵌入式系統(tǒng)中采用簡單的片上 RAM 而不是 cache，因為它簡單、便宜、功耗低。但片上 RAM 又不能太快（消耗太多功率）、太大（占用太多芯片面積），因為片上 RAM 和片上寄存器組具有較高的實現(xiàn)成本，所以一般片上集成RAM 的容量是必須考慮的。 3) 片上 cache 片上 cache 存儲器的容量為 8K～ 32 KB，訪問時間大概為 10ns。高性能 PC機(jī)系統(tǒng)可能有第 2 級片外 cache，其容量為幾百 KB，訪問時間為幾十 ns。 ARM CPU芯片采用多種 cache 組織結(jié)構(gòu)。 4) 主存儲器 嵌入式系統(tǒng)通常沒有硬盤，主存儲器可以是幾 MB到 1GB 的動態(tài)存儲器，訪問時間大約為 50ns。 ARM7TDMI 處理器核的硬 件接口 ARM7TDMI 的硬件接口外圍信號如圖 所示。按接口信號的功能劃分，有存儲器接口、 MMU 接口、片上調(diào)試、 JTAG 邊界掃描擴(kuò)展以及時鐘接口等 14 類接口信號。 基于 ARM7的 S3C44B0最小系統(tǒng)設(shè)計 摘要 圖 ARM7TDMI的硬件接口 1) 存儲器接口 存儲器接口包括 32 位地址（ A[31:0]）、雙向數(shù)據(jù)總線 D[31:0]、分開的數(shù)據(jù)輸出 DOUT[31:0]和數(shù)據(jù)輸入 DIN[31:0]總線以及 10個控制信號，這 10個控制信號及含義分別為： ? nMREQ 指示一個需要存儲器訪問的處理器周期。 ? SEQ 指示存儲器地址與前周期使用的地址連續(xù)（也可能相同）。 ? LOCK 指示處理器應(yīng)該保持總線的狀態(tài)不變，以確保 SWAP 指令讀相和寫相的不可分割性。 ? nRW 指示處理器執(zhí)行的是讀周期還是寫周期。 ? MAS[1:0]是對存儲器訪問大小的編碼，指出訪問的是字節(jié)、半字或字。 ? BL[3:0]由外部控制的使能信號，作用于數(shù)據(jù)輸入總線上 4字節(jié)中每個字節(jié)的鎖存，這使得 8位、 16 位和 32位存儲器易于實現(xiàn)與處理器接口。 基于 ARM7的 S3C44B0最小系統(tǒng)設(shè)計 摘要 ARM7TDMI 存儲器訪問有 4 種周期類型 : 空閑周期、非順序周期、順序周期和協(xié)處理器寄存器傳送周期。 2) MMU 接口 ARM7TDMI 處理器核提供了 MMU 的接口控制信號，以進(jìn)行存儲器區(qū)域的訪問控制。 ? nTRANS（傳送控制）信號：指明處理器是工作在用戶（ nTRANS=0）模式還是特權(quán)（ nTRANS=1）模式，使得存儲器的一些區(qū)域被限制為僅用于監(jiān)控訪問。 ? ABORT（中止）：當(dāng)一個存儲器不允許訪問時，在中止輸入端發(fā)出信號，中止時序連同數(shù)據(jù)在時鐘周期結(jié)束時有效 3) 總線控制 通常 ARM7TDMI 核得到新地址后就立即發(fā)出總線控制 請求，以便 MMU 或存儲器控制器有最長的時間來處理它。但在簡單的系統(tǒng)中，地址總線直接連接到 ROM或 SRAM，需要把原來的地址保持到周期的末端。處理器核有一個由 APE 控制的鎖存器，當(dāng)外部邏輯需要時，它可給地址重新定時。 信號 nENOUT用來指示 ARM7TDMI核執(zhí)行寫周期。如果外部數(shù)據(jù)總線是雙向的，就用 nENOUT 來將 DOUT[31:0]加到總線上。有時希望推遲寫操作，以使其他部件可驅(qū)動總線，可使用數(shù)據(jù)總線的使能信號 DBE 來確保 nENOUT 在這個情況下保持無效。處理器核必須停止（用 nWAIT 或時鐘展寬），直到總 線可使用為止。 DBE按照外部邏輯的要求由外部定時。 4) 時鐘控制 處理器所有狀態(tài)變化都由存儲器時鐘 MCLK 控制。盡管這個時鐘可由外部操縱，以便使處理器等待低速的讀 /寫，但它常常是一個自由的時鐘，使用 nWAIT跳過時鐘周期。內(nèi)部時鐘實際上正好是 MCLK 和 nWAIT 的邏輯 “ 與 ” ，因此只有當(dāng) MCLK 為低時， nWAIT 才能變化。 ECLK時鐘輸出反映了處理器核使用的時鐘，因此它一般反映了 MCLK在 nWAIT門控后的行為，但在調(diào)試模式下，它也反映了調(diào)試時鐘的行為。 5) 狀態(tài)輸出 TBIT 信號表明當(dāng)前處理器執(zhí)行的是 ARM 指令還 是 Thumb 指令。 6) 配置 BIGEND 信號用于在小端模式和大端模式之間選擇，即選擇字節(jié)按地址的存放位置順序。 7) 中斷 基于 ARM7的 S3C44B0最小系統(tǒng)設(shè)計 摘要 nFIQ 和 nIRQ 是