【正文】 簡(jiǎn)潔得多，且該模塊的價(jià)格也略低于相同點(diǎn)陣的圖形液晶模塊?；咎匦?l 低電源電壓（VDD:++）l 顯示分辨率:12864點(diǎn)l 內(nèi)置漢字字庫(kù)，提供8192個(gè)1616點(diǎn)陣漢字(簡(jiǎn)繁體可選)l 內(nèi)置128個(gè)168點(diǎn)陣字符l 2MHZ時(shí)鐘頻率l 顯示方式：STN、半透、正顯l 驅(qū)動(dòng)方式：1/32DUTY，1/5BIASl 視角方向：6點(diǎn)l 背光方式：側(cè)部高亮白色LED，功耗僅為普通LED的1/5—1/10l 通訊方式：串行、并口可選l 內(nèi)置DCDC轉(zhuǎn)換電路，無(wú)需外加負(fù)壓l 無(wú)需片選信號(hào)，簡(jiǎn)化軟件設(shè)計(jì)l 工作溫度:0℃+55℃,存儲(chǔ)溫度:20℃+60℃外觀尺寸圖：FYD128640402B點(diǎn)陣圖形液晶顯示模塊外觀尺寸如圖22所示：圖22 FYD128640402B點(diǎn)陣圖形液晶顯示模塊外觀尺寸圖模塊接口說(shuō)明：串行接口管腳信號(hào)，如表21所示：表21串行接口管腳信號(hào)說(shuō)明并行接口，如表22所示：表22并行接口說(shuō)明 FPGA選用XC2S50系列開(kāi)發(fā)板是針對(duì)FPGA的初、中級(jí)學(xué)習(xí)者設(shè)計(jì)，幫助用戶降低學(xué)習(xí)成本和加快用戶快速進(jìn)入可編程邏輯器件設(shè)計(jì)開(kāi)發(fā)領(lǐng)域，提供一個(gè)幫助用戶快速開(kāi)始可編程邏輯器件學(xué)習(xí)之旅的硬件平臺(tái)。針對(duì)FPGA初、中級(jí)學(xué)習(xí)者設(shè)計(jì)，該核心板可配合與之配套的實(shí)驗(yàn)主板進(jìn)行相應(yīng)的實(shí)驗(yàn)，也可做為CPLD、FPGA研發(fā)的原形。核心板簡(jiǎn)單實(shí)用、擴(kuò)展性好，尤其適合前期用戶開(kāi)發(fā)驗(yàn)證用。板上提供ISP接口、并將FPGA的部分引腳引出。方便用戶開(kāi)發(fā)自己的產(chǎn)品，最大限度的為用戶節(jié)約學(xué)習(xí)成本和加快學(xué)習(xí)的速度。核心板上擁有下面資源：l FPGA主芯片：XC2STQ144l 有源晶振：40MHzl 支持JTAG下載，Slave Serial下載l 實(shí)驗(yàn)用法：核心板可以作為原型板，用戶可以根據(jù)自己需要自行擴(kuò)展。也可配合EDA實(shí)驗(yàn)主板進(jìn)行可編程邏輯器件的入門學(xué)習(xí)用。天津工業(yè)大學(xué)本科畢業(yè)論文 第三章 第三章 系統(tǒng)硬件設(shè)計(jì) 系統(tǒng)設(shè)計(jì)總體框圖系統(tǒng)設(shè)計(jì)總體框圖如圖41所示，在系統(tǒng)上電后，F(xiàn)PGA將首先對(duì)系統(tǒng)進(jìn)行初始化操作，在初始化操作中最重要的是寄存器的復(fù)位，顯示開(kāi)關(guān)的控制，功能設(shè)置以及對(duì)顯示屏幕進(jìn)行清屏。之后通過(guò)顯示控制模塊對(duì)LCD進(jìn)行顯示的控制。顯示控制模塊主要負(fù)責(zé)在LCD顯示多行字符時(shí)進(jìn)行換行操作，在用戶指定數(shù)據(jù)在屏幕的指定顯示位置時(shí)設(shè)置該位置所對(duì)應(yīng)的RAM的值，以及在圖像顯示時(shí)進(jìn)行的ROM地址重映射算法，和對(duì)LCD顯示區(qū)對(duì)應(yīng)RAM進(jìn)行的寫入操作。其中的數(shù)據(jù)分別來(lái)自中英文字符模塊，動(dòng)態(tài)數(shù)據(jù)模塊，以及圖像數(shù)據(jù)模塊。對(duì)此模塊的設(shè)計(jì)，主體結(jié)構(gòu)以狀態(tài)機(jī)來(lái)實(shí)現(xiàn)，如圖31所示圖41 系統(tǒng)設(shè)計(jì)總體框圖 系統(tǒng)硬件資源選用本設(shè)計(jì)選用了帶ST7920驅(qū)動(dòng)的LCD1286412模塊來(lái)進(jìn)行設(shè)計(jì)和調(diào)試。該模塊自帶字庫(kù)。其中，1286412漢字圖形點(diǎn)陣液晶顯示模塊，可顯示漢字及圖形，內(nèi)置8192個(gè)中文漢字（16X16點(diǎn)陣），128個(gè)字符（8X16點(diǎn)陣）幾64X256點(diǎn)陣顯示RAM(GDRAM)。天津工業(yè)大學(xué)本科畢業(yè)論文 第四章 第四章 系統(tǒng)軟件設(shè)計(jì)本章首先對(duì)該系統(tǒng)的各個(gè)模塊的設(shè)計(jì)思路進(jìn)行描述，并給出框圖。首先介紹了初始化模塊的設(shè)計(jì)，然后介紹了分別針對(duì)字符以及圖片的寫入數(shù)據(jù)模塊。之后介紹了本設(shè)計(jì)中最關(guān)鍵的顯示控制模塊，并列舉了詳細(xì)的設(shè)計(jì)方法。最后給出系統(tǒng)設(shè)計(jì)的整體Block Diagram。 初始化模塊設(shè)計(jì) LCD模塊初始化設(shè)計(jì)對(duì)1286412模塊的初始化采用狀態(tài)機(jī)的方式，通過(guò)資料中給出的1286412模塊的說(shuō)明，選擇所需要的初始化命令，結(jié)合特定的時(shí)鐘頻率，對(duì)LCD進(jìn)行初始化。最終使屏幕清屏，顯示區(qū)對(duì)應(yīng)RAM復(fù)位，LCD的功能則設(shè)置為所需要的功能。其中，字符顯示模塊的初始化流程圖如圖41所示：圖41字符初始化流程圖其中直至寫數(shù)據(jù)這一步驟之前都為起始的初始化動(dòng)作。與字符顯示不同，圖片的現(xiàn)實(shí)需要使用特殊指令集中的指令，因此需要在功能設(shè)定時(shí)做出改動(dòng)。而同時(shí)，在對(duì)GDRAM的地址以及內(nèi)容進(jìn)行操作時(shí)，必須保持繪圖顯示的關(guān)閉狀態(tài)，因此在初始化時(shí)，需要將繪圖顯示關(guān)閉。但是由于寫數(shù)據(jù)這一指令屬于常規(guī)指令集，因此在設(shè)置完GDRAM地址后，需要重新使用功能設(shè)定，將指令集的使用改回常規(guī)指令集。當(dāng)數(shù)據(jù)全部寫入完畢，則可以通過(guò)再次使用特殊指令集，開(kāi)啟圖像顯示，將GDRAM中的數(shù)據(jù)顯示在屏幕上。圖片顯示模塊的初始化流程圖如圖42所示：圖42 圖片顯示初始化流程圖 時(shí)鐘模塊初始化設(shè)計(jì)由LCD初始化的流程圖可得大部分指令的執(zhí)行時(shí)間為72us，為72us的64倍左右，因此需要選擇一個(gè)合適的時(shí)鐘來(lái)作為ENABLE信號(hào)的輸入。 時(shí)鐘電路的設(shè)計(jì)：由于FPGA開(kāi)發(fā)板上自帶的晶振頻率為50MHZ，因此需要一個(gè)分頻器對(duì)其進(jìn)行分頻。這里采用簡(jiǎn)單的計(jì)數(shù)器對(duì)其進(jìn)行分頻，滿足實(shí)驗(yàn)需要。在分頻之后由于時(shí)鐘信號(hào)需要同時(shí)控制LCD模塊以及FPGA的模塊，因此需要編寫一個(gè)程序，使得兩者之間同步。最終的時(shí)鐘控制模塊如圖43所示：圖43 時(shí)鐘模塊其中CLOCK_LOGIC模塊的設(shè)計(jì)通過(guò)幾個(gè)觸發(fā)器來(lái)實(shí)現(xiàn)，部分程序如下：ponent DFF port( d : in std_logic。 clk: in std_logic。 q : out std_logic)。end ponent。signal sig1,sig2,sig3 : std_logic。begin sig1= not sig2。 sig3= not clock。 out_clk= sig2。 mydff1 : DFF port map (d=sig1,clk=clock, q=sig2)。 mydff2 : DFF port map (d=sig2,clk=sig3, q=enable)。 字符顯示前初始化模塊的設(shè)計(jì)初始化部分的狀態(tài)機(jī)設(shè)計(jì)根據(jù)字符模塊初始化的流程圖如圖44所示：圖44 LCD初始化流程圖因此，此部分的狀態(tài)機(jī)設(shè)計(jì)如下：… when IDLE= 空閑狀態(tài)if flag =39。039。 thenstate = CLEAR。flag=39。139。elsestate=IDLE。end if。when CLEAR= 清屏狀態(tài)，使LCD屏幕上顯示全白if div_counter2 DIVSS2 then DIVSS2為64，由于清屏狀態(tài)所需要的執(zhí)div_counter2 = div_counter2+1。 行時(shí)間為普通指令的64倍，因此采用state=CLEAR。 一個(gè)0到64的計(jì)數(shù)器對(duì)其進(jìn)行延遲處理elsediv_counter2 =0。state=RETURNCURSOR。end if。when RETURNCURSOR= 地址歸位，使DDRAM地址復(fù)位if div_counter2 DIVSS2 then 這里和清屏狀態(tài)一樣，需要延遲64倍的時(shí)div_counter2 = div_counter2+1。 鐘時(shí)間state=RETURNCURSOR。elsediv_counter2 =0。state=SETMODEend if。when SETMODE= 點(diǎn)設(shè)置，選擇整體畫面的移位方式state=SWITCHMODE。when SWITCHMODE= 顯示狀態(tài)開(kāi)state=SHIFT。when SHIFT= 控制游標(biāo)的移動(dòng)和顯示移位state=SETFUNCTION。 when SETFUNCTION= 功能設(shè)置state=SETDDRAM1。when SETDDRAM1= 設(shè)置DDRAM地址 state=WRITERAM?！? 其中，由于時(shí)鐘信號(hào)的周期約為80us，因此在這兩個(gè)狀態(tài)中加入了計(jì)數(shù)器用以延遲，延遲時(shí)間為時(shí)鐘周期的64倍。字符顯示的數(shù)據(jù)選擇l 清除顯示（對(duì)應(yīng)狀態(tài)機(jī)狀態(tài)為CLEAR）對(duì)應(yīng)的數(shù)據(jù)接口的數(shù)據(jù)（DB7~DB0）為00000001，RS,RW為0；l 地址歸位（對(duì)應(yīng)狀態(tài)機(jī)狀態(tài)為RETURNCURSOR）對(duì)應(yīng)(DB7~DB0)的數(shù)據(jù)為00000010，RS,RW為0；l 點(diǎn)設(shè)定（對(duì)應(yīng)狀態(tài)機(jī)狀態(tài)為SETMODE）選擇整體畫面不移位，DDRAM地址+1，因此對(duì)應(yīng)DB7~DB0數(shù)據(jù)為00000110，RS,RW為0；l 顯示狀態(tài)開(kāi)（對(duì)應(yīng)狀態(tài)機(jī)狀態(tài)為SWITHMODE），光標(biāo)顯示關(guān)，字符不反白，因此對(duì)應(yīng)DB7~DB0數(shù)據(jù)為00001100，RS,RW為0；l 游標(biāo)和顯示控制（對(duì)應(yīng)狀態(tài)機(jī)狀態(tài)為SHIFT）選擇AC=AC+1，因此對(duì)應(yīng)DB7~DB0數(shù)據(jù)為00010100，RS,RW為0；l 功能設(shè)定（對(duì)應(yīng)狀態(tài)機(jī)狀態(tài)為SETFUNCTION）選擇8為數(shù)據(jù)線接口，以及基本指令集動(dòng)作，因此對(duì)應(yīng)DB7~DB0數(shù)據(jù)為00110000，RS,RW為0；l DDRAM（對(duì)應(yīng)狀態(tài)機(jī)狀態(tài)為SETDDRAM）地址的設(shè)定則根據(jù)需要設(shè)定，對(duì)應(yīng)DB7~DB0數(shù)據(jù)為10