【正文】 新密碼時(shí)候需要二次確認(rèn)，以防止誤操作。第二章 主要元器件介紹及IIC總線說(shuō)明 主控芯片AT89S52AT89S51是美國(guó)ATMEL公司生產(chǎn)的低功耗，高性能CMOS8位單片機(jī)，片內(nèi)含4k bytes的可系統(tǒng)編程的Flash只讀程序存儲(chǔ)器,器件采用ATMEL公司的高密度、非易失性存儲(chǔ)技術(shù)生產(chǎn)，兼容標(biāo)準(zhǔn)8051指令系統(tǒng)及引腳。它集Flash程序存儲(chǔ)器既可在線編程（ISP）也可用傳統(tǒng)方法進(jìn)行編程及通用8位微處理器于單片芯片中，ATMEL公司的功能強(qiáng)大，低價(jià)位AT89S51單片機(jī)可為您提供許多高性價(jià)比的應(yīng)用場(chǎng)合，可靈活應(yīng)用于各種控制領(lǐng)域。. 主要性能參數(shù)與MCS51產(chǎn)品指令系統(tǒng)完全兼容4k字節(jié)在系統(tǒng)編程（ISP）Flash閃速存儲(chǔ)器1000次擦寫(xiě)周期－全靜態(tài)工作模式：0Hz－33MHz三級(jí)程序加密鎖1288字節(jié)內(nèi)部RAM32個(gè)可編程I／O口線2個(gè)16位定時(shí)／計(jì)數(shù)器6個(gè)中斷源全雙工串行UART通道低功耗空閑和掉電模式中斷可從空閑模喚醒系統(tǒng)看門狗（WDT）及雙數(shù)據(jù)指針掉電標(biāo)識(shí)和快速編程特性靈活的在系統(tǒng)編程（ISP字節(jié)或頁(yè)寫(xiě)模式）. 功能特性概述AT89S51 提供以下標(biāo)準(zhǔn)功能：4k 字節(jié)Flash 閃速存儲(chǔ)器，128字節(jié)內(nèi)部RAM，32個(gè)I／O 口線，看門狗（WDT），兩個(gè)數(shù)據(jù)指針，兩個(gè)16 位定時(shí)／計(jì)數(shù)器，一個(gè)5 向量?jī)杉?jí)中斷結(jié)構(gòu)，一個(gè)全雙工串行通信口，片內(nèi)振蕩器及時(shí)鐘電路。同時(shí)，AT89S51可降至0Hz的靜態(tài)邏輯操作，并支持兩種軟件可選的節(jié)電工作模式?？臻e方式停止CPU的工作，但允許RAM，定時(shí)／計(jì)數(shù)器，串行通信口及中斷系統(tǒng)繼續(xù)工作。掉電方式保存RAM 中的內(nèi)容，但振蕩器停止工作并禁止其它所有部件工作直到下一個(gè)硬件復(fù)位。. 引腳功能說(shuō)明P0口：P0口是一組8位漏極開(kāi)路型雙向I／0口，也即地址／數(shù)據(jù)總線復(fù)用口。作為輸出口用時(shí)，每位能驅(qū)動(dòng)8個(gè)TTL邏輯門電路，對(duì)端口寫(xiě)“l(fā)”可作為高阻抗輸入端用。在訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器或程序存儲(chǔ)器時(shí)，這組口線分時(shí)轉(zhuǎn)換地址（低8位）和數(shù)據(jù)總線復(fù)用，在訪問(wèn)期間激活內(nèi)部上拉電阻。在F1ash編程時(shí)，P0口接收指令字節(jié)，而在程序校驗(yàn)時(shí)，輸出指令字節(jié)，校驗(yàn)時(shí)，要求外接上拉電阻。P1口：Pl 是一個(gè)帶內(nèi)部上拉電阻的8位雙向I／O口，Pl的輸出緩沖級(jí)可驅(qū)動(dòng)（吸收或輸出電流）4個(gè)TTL邏輯門電路。對(duì)端口寫(xiě)“l(fā)”，通過(guò)內(nèi)部的上拉電阻把端口拉到高電平，此時(shí)可作輸入口。作輸入口使用時(shí)，因?yàn)閮?nèi)部存在上拉電阻，某個(gè)引腳被外部信號(hào)拉低時(shí)會(huì)輸出一個(gè)電流（IIL）。Flash編程和程序校驗(yàn)期間，Pl接收低8位地址。端口引腳第二功能： MOSI（用于ISP犏程） MISO（用于ISP犏程） SCK （用于ISP犏程）P2 口：P2 是一個(gè)帶有內(nèi)部上拉電阻的8 位雙向I／O 口，P2 的輸出緩沖級(jí)可驅(qū)動(dòng)（吸收或輸出電流）4 個(gè)TTL邏輯門電路。對(duì)端口寫(xiě)“1”，通過(guò)內(nèi)部的上拉電阻把端口拉到高電平，此時(shí)可作輸入口，作輸入口使用時(shí)，因?yàn)閮?nèi)部存在上拉電阻，某個(gè)引腳被外部信號(hào)拉低時(shí)會(huì)輸出一個(gè)電流。在訪問(wèn)外部程序存儲(chǔ)器或16位地址的外部數(shù)據(jù)存儲(chǔ)器時(shí)，P2口送出高8位地址數(shù)據(jù)。在訪問(wèn)8 位地址的外部數(shù)據(jù)存儲(chǔ)器時(shí)，P2 口線上的內(nèi)容（也即特殊功能寄存器（SFR）區(qū)中P2寄存器的內(nèi)容），在整個(gè)訪問(wèn)期間不改變。Flash編程或校驗(yàn)時(shí)，P2亦接收高位地址和其它控制信號(hào)。P3 口：P3 口是一組帶有內(nèi)部上拉電阻的8 位雙向I／0 口。P3 口輸出緩沖級(jí)可驅(qū)動(dòng)（吸收或輸出電流）4 個(gè)TTL邏輯門電路。對(duì)P3口寫(xiě)入“l(fā)”時(shí)，它們被內(nèi)部上拉電阻拉高并可作為輸入端口。作輸入端時(shí)，被外部拉低的P3口將用上拉電阻輸出電流。P3口除了作為一般的I／0口線外，更重要的用途是它的第二功能，如下表所示：P3口還接收一些用于Flash閃速存儲(chǔ)器編程和程序校驗(yàn)的控制信號(hào)。端口引腳的第二功能 RXD（串行輸入口） TXD（串行輸出口） INT0（外中斷0） INT1（外中斷1） T0（定時(shí)／計(jì)數(shù)器0外部輸入） T1（定時(shí)／計(jì)數(shù)器1外部輸入） WR（外部數(shù)據(jù)存儲(chǔ)器寫(xiě)選通） RD（外部數(shù)據(jù)存儲(chǔ)器讀選通）RST：復(fù)位輸入。當(dāng)振蕩器工作時(shí)，RST引腳出現(xiàn)兩個(gè)機(jī)器周期以上高電平將使單片機(jī)復(fù)位。WDT 溢出將使該引腳輸出高電平，設(shè)置SFR AUXR的DISRT0 位（地址8EH）可打開(kāi)或關(guān)閉該功能。DISRT0位缺省為RESET輸出高電平打開(kāi)狀態(tài)。ALE／PROG：當(dāng)訪問(wèn)外部程序存儲(chǔ)器或數(shù)據(jù)存儲(chǔ)器時(shí)，ALE（地址鎖存允許）輸出脈沖用于鎖存地址的低8位字節(jié)。即使不訪問(wèn)外部存儲(chǔ)器，ALE 仍以時(shí)鐘振蕩頻率的 1／6 輸出固定的正脈沖信號(hào)，因此它可對(duì)外輸出時(shí)鐘或用于定時(shí)目的。要注意的是：每當(dāng)訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器時(shí)將跳過(guò)一個(gè)ALE脈沖。對(duì)F1ash存儲(chǔ)器編程期間，該引腳還用于輸入編程脈沖（PROG）。如有必要，可通過(guò)對(duì)特殊功能寄存器（SFR）區(qū)中的8EH 單元的D0 位置位，可禁止ALE 操作。該位置位后，只有一條M0VX和M0VC指令A(yù)LE才會(huì)被激活。此外，該引腳會(huì)被微弱拉高，單片機(jī)執(zhí)行外部程序時(shí)，應(yīng)設(shè)置ALE無(wú)效。PSEN：程序儲(chǔ)存允許（PSEN）輸出是外部程序存儲(chǔ)器的讀選通信號(hào)，當(dāng)AT89S51 由外部程序存儲(chǔ)器取指令（或數(shù)據(jù)）時(shí)，每個(gè)機(jī)器周期兩次PSEN有效，即輸出兩個(gè)脈沖。當(dāng)訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器，沒(méi)有兩次有效的PSEN信號(hào)。EA／VPP：外部訪問(wèn)允許。欲使CPU僅訪問(wèn)外部程序存儲(chǔ)器（地址為0000H－FFFFH），EA端必須保持低電平（接地）。需注意的是：如果加密位LB1被編程，復(fù)位時(shí)內(nèi)部會(huì)鎖存EA端狀態(tài)。如EA端為高電平（接Vcc端），CPU則執(zhí)行內(nèi)部程序存儲(chǔ)器中的指令。F1ash存儲(chǔ)器編程時(shí)，該引腳加上+12V的編程電壓Vpp。XTALl：振蕩器反相放大器及內(nèi)部時(shí)鐘發(fā)生器的輸入端。XTAL2：振蕩器反相放大器的輸出端。. 特殊功能寄存器這些地址并沒(méi)有全部占用，沒(méi)有占用的地址亦不可使用，讀這些地址將得到一個(gè)隨意的數(shù)值。而寫(xiě)這些地址單元將不能得到預(yù)期的結(jié)果。不要軟件訪問(wèn)這些未定義的單元，這些單元是留作以后產(chǎn)品擴(kuò)展用途的，復(fù)位后這些新的位將為0。中斷寄存器：各中斷允許控制位于IE寄存器，5個(gè)中斷源的中斷優(yōu)先級(jí)控制位于IP寄存器。雙時(shí)鐘指針寄存器：為更方便地訪問(wèn)內(nèi)部和外部數(shù)據(jù)存儲(chǔ)器，提供了兩個(gè)16位數(shù)據(jù)指針寄存器：DP0位于SFR（特殊功能寄存器）區(qū)塊中的地址82H、83H和DP1位于地址84H、85H，當(dāng)SFR中的位DPS=0選擇DP0，而DPS=1則選擇DP1。用戶應(yīng)在訪問(wèn)相應(yīng)的數(shù)據(jù)指針寄存器前初始化DPS位。電源空閑標(biāo)志:電源空閑標(biāo)志（POF）在特殊功能寄存器SFR 中PCON的第4 位（），電源打開(kāi)時(shí)POF 置“1，它可由軟件設(shè)置睡眠狀態(tài)并不為復(fù)位所影響。存儲(chǔ)器結(jié)構(gòu)：MCS51單片機(jī)內(nèi)核采用程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器空間分開(kāi)的結(jié)構(gòu)，均具有64KB外部程序和數(shù)據(jù)的尋址空間。程序存儲(chǔ)器：如果EA引腳接地（GND），全部程序均執(zhí)行外部存儲(chǔ)器。在AT89S51，假如EA接至Vcc（電源+），程序首先執(zhí)行地址從0000H－0FFFH（4KB）內(nèi)部程序存儲(chǔ)器，再執(zhí)行地址為1000H－FFFFH（60KB）的外部程序存儲(chǔ)器。數(shù)據(jù)存儲(chǔ)器：AT89S51 的具有128字節(jié)的內(nèi)部RAM，這128字節(jié)可利用直接或間接尋址方式訪問(wèn)，堆棧操作可利用間接尋址方式進(jìn)行，128字節(jié)均可設(shè)置為堆棧區(qū)空間。看門狗定時(shí)器（WDT）：WDT是為了解決CPU程序運(yùn)行時(shí)可能進(jìn)入混亂或死循環(huán)而設(shè)置，它由一個(gè)14bit計(jì)數(shù)器和看門狗復(fù)位SFR（WDTRST）構(gòu)成。外部復(fù)位時(shí)，WDT默認(rèn)為關(guān)閉狀態(tài)，要打開(kāi)WDT，用戶必須按順序?qū)?1EH和0E1H寫(xiě)到WDTRST寄存器（SFR地址為0A6H），當(dāng)啟動(dòng)了WDT，它會(huì)隨晶體振蕩器在每個(gè)機(jī)器周期計(jì)數(shù)，除硬件復(fù)位或WDT 溢出復(fù)位外沒(méi)有其它方法關(guān)閉WDT，當(dāng)WDT溢出，將使RST引腳輸出高電平的復(fù)位脈沖。使用看門狗（WDT）：打開(kāi)WDT需按次序?qū)?1EH和0E1H到WDTRST寄存器（SFR的地址為0A6H），當(dāng)WDT打開(kāi)后，需在一定的時(shí)候01EH 和0E1H 到WDTRST 寄存器以避免WDT 計(jì)數(shù)溢出。14 位WDT 計(jì)數(shù)器計(jì)數(shù)達(dá)到16383（3FFFH），WDT 將溢出并使器件復(fù)位。WDT 打開(kāi)時(shí)，它會(huì)隨晶體振蕩器在每個(gè)機(jī)器周期計(jì)數(shù)，這意味著用戶必須在小于每個(gè)16383 機(jī)器周期內(nèi)復(fù)位WDT，也即寫(xiě)01EH和0E1H到WDTRST寄存器，WDTRST為只寫(xiě)寄存器。WDT計(jì)數(shù)器既不可讀也不可寫(xiě)，當(dāng)WDT溢出時(shí)，通常將使RST引腳輸出高電平的復(fù)位脈沖。復(fù)位脈沖持續(xù)時(shí)間為98Tosc，而Tosc=1／Fosc（晶體振蕩頻率）。為使WDT工作最優(yōu)化，必須在合適的程序代碼時(shí)間段周期地復(fù)位WDT防止WDT溢出。掉電和空閑狀態(tài)時(shí)的WDT：掉電時(shí)期，晶體振蕩停止，WDT也停止。掉電模式下，用戶不能再?gòu)?fù)位WDT。有兩種方法可退出掉電模式：硬件復(fù)位或通過(guò)激活外部中斷。當(dāng)硬件復(fù)位退出掉電模式時(shí)，處理WDT 可象通常的上電復(fù)位一樣。當(dāng)由中斷退出掉電模式則有所不同，中斷低電平狀態(tài)持續(xù)到晶體振蕩穩(wěn)定，當(dāng)中斷電平變?yōu)楦呒错憫?yīng)中斷服務(wù)。為防止中斷誤復(fù)位，當(dāng)器件復(fù)位，中斷引腳持續(xù)為低時(shí)，WDT并未開(kāi)始計(jì)數(shù)，直到中斷引腳被拉高為止。這為在掉電模式下的中斷執(zhí)行中斷服務(wù)程序而設(shè)置。為保證WDT在退出掉電模式時(shí)極端情況下不溢出，最好在進(jìn)入掉電模式前復(fù)位WDT。在進(jìn)入空閑模式前，WDT 打開(kāi)時(shí)，WDT 是否繼續(xù)計(jì)數(shù)由SFR 中的AUXR 的WDIDLE 位決定，在IDLE 期間（位WDIDLE=0）默認(rèn)狀態(tài)是繼續(xù)計(jì)數(shù)。為防止AT89S5