【正文】 SH） DRAM/SDRAM刷新控制寄存器如表7所列，其設置決定DRAM/SDRAM刷新是否允許，以及刷新模式、RAS預充電時間、RAS和CAS最小時間、CAS保持時間和刷新計數(shù)值。位位名稱描述[23]PEFENDRAM/SDRAM刷新使能：0=禁止 1=使能[22]TREFMDDRAM/SDRAM刷新模式0=CBR/Auto刷新 1=自動刷新[21:20]TrpDRAM/SDRAM RAS預充電時間：DRAM:00= 01= clocks 10= clocks 11= clocks SDRAM：00=2 clocks 01=3 clocks 10=4 clocks 11=不支持[19:18]TrcSDRAM RC最短時間：00=4 clocks 01=5 clocks 10=6 clocks 11=7 clocks[17:16]TchrDRAM的CAS保持時間：00=1 clocks 01=2 clocks 10=3 clocks 11=4 clocks[15:11]Reserved保留未使用[10:0]Refresh CounterDRAM/SDRAM刷新計數(shù)值：刷新周期=(2的11次方+1刷新計數(shù)值)/時鐘頻率 表7 Bank大小寄存器（BANKSIZE） Bank大小寄存器如表8所列，其設置主要決定Bank6和Bank7的存儲區(qū)大小。位位名稱描述[4]SCLKEN若為1，則SCLK僅在SDRAM存取周期產(chǎn)生，這個特征將使功耗降低，推薦設置1：0=普通 SCLK 1=低功耗 SCLK[3]Reserved保留[2:0]BK76MAPBank6/7存儲器映射：000=32MB/32MB 100=2MB/2MB 101=4MB/4MB 110=8MB/8MB 111=16MB/16MB 表 8 Bank6和Bank7模式設置寄存器（MRSR） Bank6和Bank7模式設置寄存器如表9所列，其設置主要決定Bank6和Bank7的存儲模式。MRSRB6 地址：0x01C8002C 訪問方式：R/W 初始值：xxxMRSRB7 地址：0x01C80030 訪問方式：R/W 初始值：xxx位位名稱描述[9]WBL寫突發(fā)脈沖長度：0是推薦值[8:7]TM測試模式：00=測試模式 011=保留[6:4]CLCAS突發(fā)響應時間：000=1clock 010=2clocks 011=3clocks 其他=保留[3]BT突發(fā)類型：0=連續(xù)(推薦) 1=未使用[2:0]BL突發(fā)長度：000=1 其他=未使用 表9存儲器控制器所完成的功能主要是通過對其特殊功能寄存器的設置來進行的。 大/小端模式選擇 為什么會有大小端模式之分呢？這是因為在計算機系統(tǒng)中是以字節(jié)為單位的，每個地址單元都對應一個字節(jié)，一個字節(jié)為8位。但是在C語言中除了8位的char型之外，還有16位或者32位的int型（要看具體的編譯器）。另外，對于位數(shù)大小8位的處理器，例如16位或者32位的處理器，由于寄存器寬度大于一個字節(jié)，那么必然存在如何安排多個字節(jié)的問題。因此，就導致了大端存儲模式和小端存儲模式。很多ARM、DSP處理器默認為小端模式。有些ARM處理器還可以有硬件來選擇是大端模式還是小端模式。 所謂大端模式，是指數(shù)據(jù)的低位（就是權值較小的位）保存在內存的高地址中，而數(shù)據(jù)的高位保存在內存的低地址中。這樣的存儲模式有些類似于把數(shù)據(jù)當作字符串順序處理，即地址由小向大增大，而數(shù)據(jù)從高位往地位放。所謂小端模式，是指數(shù)據(jù)的低位保存在內存的低地址中，而數(shù)據(jù)的高位保存在內存的高地址中。這種存儲模式將地址的 高低和數(shù)據(jù)位權有效地結合起來，高地址部分權值高，低地址部分權值低，這與普通的邏輯思維方法一致。 處理器復位時（nRESET為低），通過ENDIAN引腳選擇所使用的端（Endian）模式。ENDIAN引腳通過下拉電阻與VSS連接時，定義為小端（Little Endian）模式；ENDIAN引腳通過上拉電阻和VDD連接時，則定義為大端（Big Endian）模式，如表10所列上拉電阻是指將不確定的信號通過一個電阻鉗位在高電平，電阻同時起限流作用。下拉同理。上拉是對器件注入電流，下拉是輸出電流；弱強只是上拉電阻的阻值不同，沒有什么嚴格區(qū)分。對于非集電極（或漏極）開路輸出型電路（如普通門電路），提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。 Bank0總線寬度 Bank0（nGCS0）的數(shù)據(jù)總線寬度可以配置為8位、16位或32位。因為Bank0為啟動ROM（映射地址為0x00000000）所在的空間，所以必須在第一次訪問ROM前設置Bank0的數(shù)據(jù)寬度。該數(shù)據(jù)寬度是由復位后OM[1:0]的邏輯電平?jīng)Q定的，如表10所列。OM1(操作方式1)OM0(操作方式0)ROM數(shù)據(jù)寬度OM1(操作方式1)OM0(操作方式0)ROM數(shù)據(jù)寬度008位1032位0116位11測試模式 表10 存儲器（SROM/DRAM/SDRAM）地址線連接 如表11所列，數(shù)據(jù)寬度不同，連接方式也不用。存儲器地址引腳S3C44BOX地址@8位數(shù)據(jù)總線S3C44BOX地址@16位數(shù)據(jù)總線S3C44BOX地址@32位數(shù)據(jù)總線A0A0A1A2A1A1A2A3A2A2A3A4A3A3A4A5...……… 表114程序設計代碼/********************************************************************* File： * Author: embest* Desc： c main entry* History: ********************************************************************/include extern void s_ram_test(void)。void mem_test(void)。void Main(void)。/********************************************************************* name: main* func: c code entry* para: none* ret: none* modify:* ment: ********************************************************************/void Main(void){ sys_init()。 /* Initial 44B0X39。s Interrupt,Port and UART */ // user interface uart_printf(\n\r Memory Read/Write Access Test Example\n)。 mem_test()。// test_cache()。 while(1)。} /********************************************************************* name: mem_test* func: using assemble and c language access memory* para: none* ret: none* modify:* ment: ********************************************************************/void mem_test(void){ uart_printf( Memory read base Address : 0x%x\n,RW_BASE)。 uart_printf( Memory write base Address : 0x%x\n,RW_TARGET)。 uart_printf(\n Memory Read/Write (ASM code,%dBytes) Test. \n,RW_NUM)。 s_ram_test()。 uart_printf(\n Memory Read/Write (C code,%dBytes) Test. \n,RW_NUM)。 c_ram_test()。 uart_printf( Memory Test Success! \n)。 }************************************************************ NAME: * Author: Embest * Desc: C start up codes * Configure memory, Initialize ISR, stacks * Initialize Cvariables * Fill zeros into zeroinitialized Cvariables * History: ************************************************************* .include .include /**//* constant define /**/ Interrupt Control .equ INTPND, 0x01e00004 .equ INTMOD, 0x01e00008 .equ INTMSK, 0x01e0000c .equ I_ISPR, 0x01e00020 .equ I_CMST, 0x01e0001 Watchdog timer .equ WTCON, 0x01d30000 Clock Controller .equ PLLCON, 0x01d80000 .equ CLKCON, 0x01d80004 .equ LOCKTIME, 0x01d8000c Memory Controller .equ REFRESH, 0x01c80024 BDMA destination register .equ BDIDES0, 0x1f80008 .equ BDIDES1, 0x1f80028 Predefined constants .equ USERMODE, 0x10 .equ FIQMODE, 0x11 .equ IRQMODE, 0x12 .equ SVCMODE, 0x13 .equ ABORTMODE, 0x17 .equ UNDEFMODE, 0x1b .equ MODEMASK, 0x1f .equ NOINT, 0xc0 .equ IRQ_MODE, 0x40 /* Enable Interrupt Mode (IRQ) */ .equ FIQ_MODE, 0x80 /* Enable Fast Interrupt Mode (FIQ) *//**//* macro define *//*