【正文】 一把體驗(yàn)，選擇了Quartus Ⅱ。使用該軟件，通過新建不同格式的文件可以自由地選擇語言設(shè)計(jì)或者是電路模塊設(shè)計(jì)，無論是哪一種，只要操作得當(dāng)都可以得到想要的結(jié)果。，可以手動(dòng)繪制波形，更改信號(hào)值的狀態(tài)從而觀測(cè)到輸出結(jié)果；，仿真器要獨(dú)立安裝，測(cè)試時(shí)需要編寫測(cè)試代碼，信號(hào)控制更加自由，相應(yīng)的對(duì)設(shè)計(jì)者的能力要求也有所提高。 Verilog HDL主要功能listu 例如pmos 和nmos 等常用開關(guān)的基本結(jié)構(gòu)模型被內(nèi)置在語言中。u 基本與、或、非等邏輯門都內(nèi)置在語言中。u Verilog HDL 中的數(shù)據(jù)類型主要分為寄存器和線網(wǎng)兩種。線網(wǎng)類型的典型代表是wire型，可以實(shí)時(shí)地傳送所連接端口的當(dāng)前狀態(tài)值，而不存儲(chǔ)值；而寄存器類型則是抽象的存儲(chǔ)元件，常用類型為reg型。u 可采用分立的三種不同方式或者是任意混合的方式對(duì)設(shè)計(jì)建模。這些方式包括：結(jié)構(gòu)化方式—使用現(xiàn)成的門和實(shí)例化的功能模塊語句描述建模；數(shù)據(jù)流方式—通過連續(xù)賦值方式建模；行為描述方式—使用assign等過程化結(jié)構(gòu)建模。u 借鑒了高級(jí)語言的結(jié)構(gòu)模式，可以使用while語句、wait語句，case語句和if語句等熟悉的語句，用法與C語言大致相同。u 設(shè)計(jì)的規(guī)模自由。u Verilog HDL 已經(jīng)是I E E E 標(biāo)準(zhǔn)，而不再是部分公司的專用語言。u 能夠?qū)⒛K實(shí)例化后描述任意層次，實(shí)現(xiàn)描述層次設(shè)計(jì)。u 在行為級(jí)描述中，Verilog HDL 不僅能夠在RT L 級(jí)上進(jìn)行設(shè)計(jì)描述，而且u 能夠在體系結(jié)構(gòu)級(jí)描述及其算法級(jí)行為上進(jìn)行設(shè)計(jì)描述。u 機(jī)器和人都可分析和理解Verilog 語言，因此它可作為設(shè)計(jì)者和E D A 的工具之間的交互語言。u 設(shè)計(jì)能夠在不止一個(gè)層次上加以描述，從寄存器傳送級(jí)（RT L ）、門級(jí)、開關(guān)級(jí)到算法級(jí)。u 用戶不僅可以用語言編寫系統(tǒng)程序，還可以編寫測(cè)試程序，自由的創(chuàng)建想要的仿真效果。u Verilog HDL 能夠監(jiān)控模擬驗(yàn)證的執(zhí)行，具體來說，就是模擬驗(yàn)證執(zhí)行過程中設(shè)計(jì)的值可以被監(jiān)控和顯示。這些執(zhí)行過程中設(shè)計(jì)的值也能夠用于與期望值比較，在不匹配的情況下，打印報(bào)告消息。 圖32 混合設(shè)計(jì)層次建模示意圖u 能夠?qū)⒁丫帉懞玫某绦蛏赡K，通過用不同的實(shí)例名將其實(shí)例化后多次調(diào)用，進(jìn)行結(jié)構(gòu)描述。u 能夠使用內(nèi)置開關(guān)級(jí)原語在開關(guān)級(jí)對(duì)設(shè)計(jì)完整建模。 各模塊原理、程序及仿真系統(tǒng)主要分為時(shí)鐘模塊、鍵盤模塊、寄存器、比較器、音樂模塊以及顯示模塊，以下將依次做詳細(xì)說明。 時(shí)鐘系統(tǒng)12管腳外接48M晶振，通過軟件分頻得到占空比為1:2的，不同頻率的時(shí)鐘脈沖[1113]，分頻程序如下：//偶數(shù)分頻器，外部帶入兩個(gè)參數(shù)決定分頻系數(shù)。默認(rèn)是2分頻//xishu分頻系數(shù)，實(shí)際分頻數(shù)為xishu*2//kuandu分頻計(jì)數(shù)器的位寬，實(shí)際位寬為kuandu+1,該位寬所能表達(dá)的最大值xishumodule clk_kk(reset,clkin,clkout)。 input rst,clk。 output clk_out。 parameter xishu=20。//分頻系數(shù)是xishu*2 parameter kuandu=4。//分頻計(jì)數(shù)器的位寬，實(shí)際位寬為kuandu+1,該 位寬所能表達(dá)的最大值xishu reg clk_out。 //分頻結(jié)果輸出 reg [kuandu:0] t。 //分頻計(jì)數(shù) //主題程序 always @ (negedge rst or posedge clk) if(!rst) begin clk_out=0。t=0。 end Else if(clk) begin t=t+139。b1。 if(t==(kuandu1)) begin t=0。clk_out=~clk_out。//計(jì)滿kuandu翻轉(zhuǎn) end endendmodule 33 時(shí)鐘模塊波形仿真 輸入鍵盤 系統(tǒng)以一個(gè)加減計(jì)數(shù)器作為密碼輸入的調(diào)節(jié)器，再以“確定鍵”輸入當(dāng)前值，程序如下：//密碼鍵入 always@(posedge Clk_div ) //時(shí)鐘上升沿來臨時(shí)執(zhí)行 begin if(!add || !sub) //如果add或sub按下 begin delay_t=delay_t+1。 //去抖 if(delay_t==3) begin if(!add) //確定add按下 temp=temp+139。b1。 else if(!sub) emp=temp139。b1。 //確定sub按下 end end else if(error || !close || !change ||ftemp) //如果密碼輸入錯(cuò)誤、關(guān)鎖或更 改密碼，則將當(dāng)前值清零 temp=0。 Else //按鍵未真的按下，延時(shí)計(jì)數(shù)清零 delay_t=0。 end 移位存儲(chǔ)器系統(tǒng)中定義一個(gè)四位移位寄存器，在鍵盤輸入狀態(tài)下，每按下一次“SET”鍵，當(dāng)前值存入寄存器，寄存器原來的儲(chǔ)存數(shù)值左移一位；若按下“BACK”鍵，則寄存內(nèi)的儲(chǔ)存數(shù)值右移一位，具體實(shí)現(xiàn)程序如下： //密碼輸入控制 s0: begin if(count4) //輸入密碼不滿四位 begin if(set==0) //按下set鍵 begin delay_t2=delay_t2+1。 //按鍵去抖 if(set==0amp。amp。delay_t2==3) //真的按下 begin num4=num3。 //數(shù)值移位 num3=num2。 num2=num1。 num1=temp。 count_0=count_0+1。 //數(shù)位計(jì)數(shù)器加一 end end //密碼刪除控制 else if(back==0) //按下back鍵 begin delay_t2=delay_t2+1。 //按鍵去抖 if(back==0amp。amp。delay_t2==3) //確定back按下 begin num1=num2。 //數(shù)據(jù)反向移位 num2=num3。 num3=num4。 num4=439。b0。 count_0=count_01。 //數(shù)位計(jì)數(shù)器減一 end end //延時(shí)清零 else if(set amp。amp。 back) //按鍵未真的按下，延時(shí)計(jì)數(shù)清零 delay_t2=0。 end else if(count==4) begin delay_t2=0。 nextstate=s1。 //狀態(tài)機(jī)進(jìn)入下一狀態(tài) check=1。 End 比較器 定義一個(gè)十六位比較器模塊，將輸入密碼與原定密碼進(jìn)行比較，比較結(jié)果返回頂層模塊，供其他模塊參考。 模塊在always過程以外單獨(dú)調(diào)用，EN使能信號(hào)由系統(tǒng)主控制狀態(tài)模塊產(chǎn)生，比較器比較的結(jié)果再返回到主控制狀態(tài)模塊中去，作為狀態(tài)機(jī)跳轉(zhuǎn)的判斷依據(jù)。仿真效果如下： 圖34 比較器波形仿真模塊程序如下：module pare_n(A,B,EN,AGB,ALB,AEB)。 //輸入密碼、原密碼、使能端，AGB:A值大于B，ALB:A小于B，AEB:A等于B input[15:0] A,B。 input EN。 output reg AGB,ALB,AEB。 always@(A,B) begin if(EN) begin AGB=0。ALB=0。AEB=0。 if(AB) AGB=1。 else if(A==B) AEB=1。 else ALB=1。 end endEndmodule 密碼更改 密碼輸入確定后，屏幕顯示“Waiting”提示。在提示出現(xiàn)后15s以內(nèi)，若按下“SET”鍵，密碼鎖開啟；若按下“CHANGE”鍵，則進(jìn)入密碼更改狀態(tài)。具體程序如下： //密碼修改 s3: //新密碼輸入控制， 移位寄存器 begin if(count4) begin if(set==0) begin delay_t2=delay_t2+1。 if(set==0amp。amp。delay_t2==3) begin num4=num3。 num3=num2。 num2=num1。 num1=temp。 count_0=count_0+1。 end end //新密碼刪除控制， 移位寄存器 else if(back==0) begin delay_t2=delay_t2+1。 if(back==0amp。amp。delay_t2==3) begin num1=num2。 num2=num3。 num3=num4。 num4=439。b0。 count_0=count_01。 end end //延時(shí)清零 else if(set amp。amp。 back) delay_t2=0。 end //準(zhǔn)備確定設(shè)定密碼 else if(count==4) //新密碼輸入完畢 begin delay_t2=0。 nextstate=s4。 check=1。 //新密碼存儲(chǔ)預(yù)備 end end //確定設(shè)定密碼 s4: begin if(check==1) //新密碼已存入緩存區(qū) begin delay_t2=delay_t2+1。 if(check==1 amp。amp。 delay_t2==5) begin code_dhv={num4,num3,num2,num1}。 //原密碼更改 code_check=1。 count_0=0。 end if(check==1 amp。amp。 delay_t2==10) begin code_check=0。 ftemp=1。 //給出信號(hào)，使temp清零 end if(check==1 amp。amp。 delay_t2==13) begin check=0。 delay_t2=0。 ftemp=0。 nextstate=s0。 end end End 音樂播放器 ，通過改變R10端的電壓頻率，可以使蜂鳴器發(fā)出不同的音調(diào)；通過控制不同頻率的時(shí)長，來調(diào)整節(jié)拍。：音階對(duì)應(yīng)頻率 音階 對(duì)應(yīng)頻率 音階 對(duì)應(yīng)頻率低聲部1 hz中聲部1 hz高聲部1 hz低聲部2 hz中聲部2 hz高聲部2 hz低聲部3 hz中聲部3 hz高聲部3 hz低聲部4 hz中聲部4 hz高聲部4 hz低聲部5392 hz中聲部5784 hz高聲部51568 hz低聲部6440 hz中聲部6880 hz高聲部61760 hz低聲部7 hz中聲部7 hz高聲部7 hz 表32 簡(jiǎn)譜中的音名與頻率的對(duì)應(yīng)關(guān)系 當(dāng)采用12M作為基準(zhǔn)時(shí)鐘時(shí)，那么各個(gè)音調(diào)的分頻系數(shù)可按這個(gè)公式計(jì)算：48 000 000 247。音調(diào)頻率247。2（除以2表示半個(gè)周期），所以得出如下不同音調(diào)的分頻系數(shù)表格（十六進(jìn)制表示，已進(jìn)行四舍五入）表格33 不同音調(diào)對(duì)應(yīng)的分頻系數(shù)(只列舉了低音部分)音名分頻系數(shù)低音11665F