數(shù)字電子技術(shù)課程設(shè)計(jì)報(bào)告紙(交通燈控制器模版)-文庫(kù)吧
2025-06-02 16:44 本頁(yè)面
【正文】 各模塊電路設(shè)計(jì)的主要思路和具體方案如下：（1）分頻器模塊：用CD4060產(chǎn)生2Hz，用JK觸發(fā)器轉(zhuǎn)化成1Hz的型號(hào)，也可以用555電路產(chǎn)出1Hz的信號(hào)；（2）控制模塊：用譯碼器、觸發(fā)器、計(jì)數(shù)器和門電路來設(shè)計(jì)；（3）計(jì)數(shù)模塊：用74LS192構(gòu)成十進(jìn)制兩位數(shù)的計(jì)數(shù)電路；（4）顯示模塊：CD4511或7448譯碼器，用共陰極的數(shù)碼管；74LS247或7447譯碼器，用共陽(yáng)極的數(shù)碼管；東西方向和南北方向信號(hào)燈亮滅的規(guī)律，進(jìn)行分組連接，以減少控制信號(hào)線，把東西方向的紅、黃、綠燈連成一組，南北方向的紅、黃、綠燈連成一組。3 各模塊電路具體實(shí)現(xiàn) 時(shí)鐘分頻模塊方案一。根據(jù)整個(gè)系統(tǒng)中各模塊電路的需求，本模塊主要實(shí)現(xiàn)將EDA實(shí)驗(yàn)板上50MHz晶振產(chǎn)生的時(shí)鐘脈沖經(jīng)過分頻得到1Hz的時(shí)鐘信號(hào)，考慮到應(yīng)用觸發(fā)器或計(jì)數(shù)器來設(shè)計(jì)，電路實(shí)現(xiàn)比較困難和繁瑣，因此選擇應(yīng)用Verilog硬件描述語(yǔ)言來設(shè)計(jì)設(shè)計(jì)本模塊電路，具體程序如下：module clk_div(CLK_in,CLK_out)。 input CLK_in。 output CLK_out。 reg CLK_out。 reg[25:0] temp。 always @(posedge CLK_in) begin if(temp=25000000) begin temp=0。 CLK_out= ~ CLK_out。 end else temp=temp+1。 end endmodule經(jīng)過Quar
化學(xué)相關(guān)推薦
鄂ICP備17016276號(hào)-1