存儲(chǔ)器及其組成設(shè)計(jì)-文庫(kù)吧
2025-05-28 18:47 本頁(yè)面
【正文】 以用紫外光照 射或電擦除原來(lái)的數(shù)據(jù)，然后再重新寫(xiě)入新的數(shù)據(jù) 優(yōu) 點(diǎn) 可靠性和集成度高，價(jià)格便宜 可以根據(jù)用戶需要編程 可以多次改寫(xiě)ROM中的內(nèi)容 閃速存儲(chǔ)器 Flash memory Cache: Cache位于 CPU與主存儲(chǔ)器之間，由高速靜態(tài) RAM組成。容量較小，為提高整機(jī)的運(yùn)行速度而設(shè)置 , 應(yīng)用程序不能訪問(wèn) Cache， CPU內(nèi)部也有 Cache。 / EPROM在微機(jī)系統(tǒng)中的應(yīng)用 : ? 存放 “ 基本輸入 /輸出系統(tǒng)程序 ” (簡(jiǎn)稱 BIOS)。 ? BIOS是計(jì)算機(jī)最底層的系統(tǒng)管理程序 ,操作系統(tǒng)和用戶程序均可調(diào)用 。 什么是閃速存儲(chǔ)器？ Flash Memory 閃速存儲(chǔ)器是一種高密度、非易失性的讀 /寫(xiě)半導(dǎo)體存儲(chǔ)器，它突破了傳統(tǒng)的存儲(chǔ)器體系，改善了現(xiàn)有存儲(chǔ)器的特性。 特點(diǎn)： (1) 固有的非易失性 (2) 廉價(jià)的高密度 (3) 可直接執(zhí)行 (4) 固態(tài)性能 閃速存儲(chǔ)器的工作原理 電擦除和重新編程能力 閃速存儲(chǔ)器是在 EPROM功能基礎(chǔ)上增加了電路的電擦 除和重新編程能力。 28F256A引入一個(gè)指令寄存器來(lái)實(shí) 現(xiàn)這種功能。其作用是： (1)保證 TTL電平的控制信號(hào)輸入； (2)在擦除和編程過(guò)程中穩(wěn)定供電； (3)最大限度的與 EPROM兼容。 ? 采用并行操作方式 雙端口存儲(chǔ)器 (1) 芯片技術(shù) 研究開(kāi)發(fā)高性能芯片技術(shù)，如： DRAM?FPMD?EDO? EDRAM?CDRAM?SDRAM?RambusDRAM。 ? 采用并行主存儲(chǔ)器 ,提高讀出并行性 多模塊交叉存儲(chǔ)器 ? 主存儲(chǔ)器采用更高速的技術(shù)來(lái)縮短存儲(chǔ)器的讀出時(shí)間 相聯(lián)存儲(chǔ)器 (2) 結(jié)構(gòu)技術(shù) 由于 CPU和主存儲(chǔ)器在速度上不匹配，限制了高速計(jì)算。 為了使 CPU不至因?yàn)榈却鎯?chǔ)器讀寫(xiě)操作的完成而無(wú)事可做，可以采取一些加速 CPU和存儲(chǔ)器之間有效傳輸?shù)奶厥獯胧? 1. 存儲(chǔ)體 ? 一個(gè)基本存儲(chǔ)電路只能存儲(chǔ)一個(gè)二進(jìn)制位。 ? 將基本的存儲(chǔ)電路有規(guī)則地組織起來(lái)，就是存儲(chǔ)體。 ? 存儲(chǔ)體又有不同的組織形式 ： 將各個(gè)字的 同一位 組織在一個(gè)芯片中，如： 8118 16K*1（ DRAM） 將各個(gè)字的 4位 組織在一個(gè)芯片中， 如： 2114 1K*4 （ SRAM） 將各個(gè)字的 8位 組織在一個(gè)芯片中， 如： 6116 2K*8 （ SRAM）。 2. 外圍電路 為了區(qū)別不同的存儲(chǔ)單元，就給他們各起一個(gè)號(hào) ——給于不同的地 址，以地址號(hào)來(lái)選擇不同的存儲(chǔ)單元。 ——于是電路中要有 地址譯碼器 、 I/O電路 、 片選控制端 CS、 輸出緩沖 器 等 外圍電路 三 . 存儲(chǔ)器（芯片）結(jié)構(gòu)與存儲(chǔ)原理 故： 存儲(chǔ)器（芯片） = 存儲(chǔ)體 + 外圍電路 3. 存儲(chǔ)原理 小 園 點(diǎn)： 存儲(chǔ)空間，每一個(gè)都有一個(gè)唯一的地址線同它相連（ bit) 地址譯碼器： 接收到地址總線送來(lái)的地址數(shù)據(jù)之后，它會(huì)根據(jù)這個(gè)數(shù)據(jù)定位 CPU想要調(diào)用的數(shù)據(jù)所在的位置，然后數(shù)據(jù)總線就會(huì)把其中的數(shù)據(jù)傳送到 CPU 4. 地址譯碼 單譯碼方式 ——適用于小容量存儲(chǔ)器中，只有一個(gè)譯碼器。 雙譯碼方式 ——地址譯碼器分成兩個(gè)，可 減少 選擇線的數(shù)目。 例： 1024 * 1 的存儲(chǔ)器 5. 驅(qū)動(dòng)器 雙譯碼結(jié)構(gòu)中，在譯碼器輸出后加驅(qū)動(dòng)器，驅(qū)動(dòng)掛在各條 X方向選擇線上的所有存儲(chǔ)元電路。 6. I/O電路 處于數(shù)據(jù)總線和被選用的單元之間， 控制被選中的單元讀出或?qū)懭?，?7. 片選 在地址選擇時(shí)，首先要選片 ,只有當(dāng)片選信號(hào)有效時(shí)，此片所連的地址線才有效。 8. 輸出驅(qū)動(dòng)電路 為了擴(kuò)展存儲(chǔ)器的容量，常需要將幾個(gè)芯片的數(shù)據(jù)線并聯(lián)使用；另外存儲(chǔ)器的讀出數(shù)據(jù)或?qū)懭霐?shù)據(jù)都放在雙向的數(shù)據(jù)總線上。這就用到三態(tài)輸出緩沖器。 8. 一個(gè)實(shí)際的靜態(tài) RAM的例子 ——Intel 2114 存儲(chǔ)器芯片 1024 * 4 的存儲(chǔ)器 ——4096 個(gè)基本存儲(chǔ)單元，排成 64 * 64 的矩陣，需 10 根地址線尋址。
教學(xué)教案相關(guān)推薦
鄂ICP備17016276號(hào)-1