產(chǎn)品硬件開(kāi)發(fā)評(píng)審流程圖-文庫(kù)吧
2025-03-31 02:19 本頁(yè)面
【正文】 復(fù)位、WDT（看門(mén)狗）電路 硬件設(shè)計(jì)中不推薦使用可關(guān)閉的WDT系統(tǒng)，即計(jì)數(shù)器清零電路應(yīng)是單穩(wěn)電路而非鎖存電路。如果設(shè)計(jì)為可關(guān)閉的WDT，刷新時(shí)應(yīng)是關(guān)閉后立即開(kāi)啟，不可使watchdog處于長(zhǎng)期關(guān)閉的狀態(tài)。 WDT設(shè)計(jì)中，堅(jiān)決不可使用分離元件依靠電容充電實(shí)現(xiàn)WDT電路。 在WDT設(shè)計(jì)中，計(jì)數(shù)時(shí)鐘應(yīng)盡量取用本板時(shí)鐘。防止因?yàn)槠渌麊伟甯鼡Q，插拔導(dǎo)致時(shí)鐘不正常時(shí)，本板WDT電路工作失常。 上電時(shí)WDT計(jì)數(shù)器應(yīng)可清零。 單板設(shè)計(jì)中有無(wú)手動(dòng)復(fù)位開(kāi)關(guān)。 設(shè)計(jì)中是否為重要芯片設(shè)計(jì)供軟件單獨(dú)調(diào)試的復(fù)位口。 復(fù)位電路中消抖電容的容值是否過(guò)大。 審查WDT輸出的復(fù)位信號(hào)是否接在電源管理芯片的輸入，通過(guò)電源管理芯片的輸出對(duì)單板進(jìn)行復(fù)位，而不是用WDT輸出的信號(hào)直接對(duì)單板進(jìn)行復(fù)位。 （ ） （ ） （ ） （ ） （ ） （ ） （ ） （ ） （ ） （ ） （ ） （ ） （ ） （ ） （ ） （ ） 匹配電路 審查高速信號(hào)長(zhǎng)線傳輸中有無(wú)加入匹配。 審查匹配形式的正確性，有效性。 審查匹配參數(shù)的正確性。 不可在同一信號(hào)線上同時(shí)進(jìn)行終端并接與始端串接匹配。 審查終端匹配時(shí)，信號(hào)輸出芯片的驅(qū)動(dòng)能力是否滿足。 審查時(shí)要結(jié)合PCB布線圖進(jìn)行審查。 （ ） （ ） （ ） （ ） （ ） （ ） （ ） （ ） （ ） （ ） （ ） （ ） 信號(hào)時(shí)序 在不考慮延時(shí)的情況下，分析單板的輸出信號(hào)之間的時(shí)序關(guān)系是否滿足整機(jī)時(shí)序指標(biāo)，最好是符合理想的時(shí)序要求。 不考慮延時(shí)的情況下，單板對(duì)輸入時(shí)鐘的利用是否合理，所用芯片的輸入信號(hào)的時(shí)序關(guān)系是否滿足專用芯片對(duì)輸入信號(hào)時(shí)序的要求。 CPU與外圍芯片的時(shí)序是否能可靠配合。包括外圍芯片是否能很好支持CPU的讀寫(xiě)時(shí)序和采用高速CPU時(shí)RAM、ROM等存儲(chǔ)器件的速度是否與CPU匹配。 可編程邏輯器件接口邏輯設(shè)計(jì)是否能使輸入信號(hào)可靠讀入以及其輸出信號(hào)是否能滿足 其它芯片的時(shí)序要求。在可編程器件選用上，其速度是否與其他芯片匹配。 總線三態(tài)時(shí)序設(shè)計(jì)時(shí)是否考慮到各控制信號(hào)之間有足夠的裕度，以防止總線沖突。（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）器件應(yīng)用 審查所有芯片的外圍電路的接法正確性。 審查對(duì)芯片無(wú)用腳的處理。 對(duì)芯片工作方式的審查。（ ） （ ）（ ） （ ）（ ） （ ）CPU應(yīng)用 審查與外圍器件的接法
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1