[高等教育]第6章 總線系統(tǒng)-文庫吧
2025-01-04 10:28 本頁面
【正文】 DMA操作，而不必經(jīng)過 CPU。 注 ：以增加硬件為代價。 2. 雙總線結(jié)構(gòu) DMA（ Direct Memory Access） 直接內(nèi)存訪問 ： DMA控制器從 CPU完全接管對總線的控制，內(nèi)存和外圍設(shè)備之間的數(shù)據(jù)交換直接進行，不經(jīng)過 CPU，以便高速傳送數(shù)據(jù) 。 3. 三總線結(jié)構(gòu) 3. 三總線結(jié)構(gòu) 通道 (Channel)是一臺具有特殊功能的處理器(IOP)，分擔了一部分 CPU的功能，以 實現(xiàn)對外設(shè)的統(tǒng)一管理及外設(shè)與主存之間的數(shù)據(jù)傳送 ，提高了CPU的效率，但以花費更多的硬件為代價。 三總線是 在雙總線的基礎(chǔ)上增加了 I/O總線形成的 。其中系統(tǒng)總線是 CPU、主存和通道 (IOP)之間進行數(shù)據(jù)傳送的公共通路；而 I/O總線是多個外部設(shè)備與通道進行數(shù)據(jù)傳送的公共通路 。 總線結(jié)構(gòu)對計算機性能的影響 1. 最大存儲容量 單總線 3. 吞吐量 利用雙端口存儲器，三總線 2. 指令系統(tǒng) 雙總線 總線的內(nèi)部結(jié)構(gòu) 1）早期的 缺點 ： 1） CPU是總線的唯一主控者； 2）總線結(jié)構(gòu)與 CPU緊密相關(guān)，通用性差。 總線的內(nèi)部結(jié)構(gòu) 2）當代的 數(shù)據(jù)傳送總線 ： 由 地址線 、 數(shù)據(jù)線 、 控制線 組成；為減少布線，數(shù)據(jù)線和地址線常采用多路復(fù)用方式。 仲裁總線 ： 總線 請求線 和總線 授權(quán)線 。 中斷和同步總線 ： 用于處理帶優(yōu)先級的中斷操作，包括 中斷請求線 和 中斷認可線 。 公用線 ： 包括 時鐘信號線 、 電源線 、 地線 、 系統(tǒng)復(fù)位線 以及加電或斷電的 時序信號線 等 。 當代總線劃分 ： 總線的內(nèi)部結(jié)構(gòu) 2）當代的 分層次多總線結(jié)構(gòu) 優(yōu)點 ： 不僅解決總線負載過重，而且使總線設(shè)計簡單，并能充分發(fā)揮每類總線的效能 。 Pentium的總線 ： 三層次的多總線結(jié)構(gòu) 。 1） CPU總線 即 CPU存儲器總線 ， 64位數(shù)據(jù)線 +32位地址線的同步總線，總線時鐘頻率 (60MHz)，總線上還有一個 L2級 cache，由主存控制器和 cache控制器芯片來管理 CPU對主存和 cache的存取，主控是 CPU，在必要時可以放棄總線控制權(quán)， 是 CPU引腳信號的延伸 。 總線結(jié)構(gòu)實例 2） PCI總線 用于連接高速的 I/O設(shè)備模塊 ，通過“橋”芯片，上面與更高速的 CPU總線相連，下面與低速的 ISA總線相接。 32位或 64位同步總線，地址 /數(shù)據(jù)分時復(fù)用，時鐘頻率 ，帶寬為 132MB/s，采用集中式仲裁，有專用的 PCI總線仲裁器，主板上一般有 3個 PCI總線擴充槽 。 總線結(jié)構(gòu)實例 使用該總線與低速的 I/O設(shè)備連接 。 一般有擴充槽 34個，以便支持各種 16位 /8位適配器卡。 ISA總線控制邏輯還通過主板上片級總線與實時鐘 /日歷、 ROM、鍵盤和鼠標控制器等芯片相連。 CPU總線、 PCI總線、 ISA總線通過“ 橋 ”芯片連成整體，橋芯片起到 信號速度緩沖 、 電平轉(zhuǎn)換 和 控制協(xié)議的轉(zhuǎn)換作用 ，通過
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1