[高等教育]第6章 總線系統(tǒng)-文庫(kù)吧
2025-01-04 10:28 本頁(yè)面
【正文】 DMA操作，而不必經(jīng)過(guò) CPU。 注 ：以增加硬件為代價(jià)。 2. 雙總線結(jié)構(gòu) DMA（ Direct Memory Access） 直接內(nèi)存訪問(wèn) ： DMA控制器從 CPU完全接管對(duì)總線的控制，內(nèi)存和外圍設(shè)備之間的數(shù)據(jù)交換直接進(jìn)行，不經(jīng)過(guò) CPU，以便高速傳送數(shù)據(jù) 。 3. 三總線結(jié)構(gòu) 3. 三總線結(jié)構(gòu) 通道 (Channel)是一臺(tái)具有特殊功能的處理器(IOP)，分擔(dān)了一部分 CPU的功能，以 實(shí)現(xiàn)對(duì)外設(shè)的統(tǒng)一管理及外設(shè)與主存之間的數(shù)據(jù)傳送 ，提高了CPU的效率，但以花費(fèi)更多的硬件為代價(jià)。 三總線是 在雙總線的基礎(chǔ)上增加了 I/O總線形成的 。其中系統(tǒng)總線是 CPU、主存和通道 (IOP)之間進(jìn)行數(shù)據(jù)傳送的公共通路；而 I/O總線是多個(gè)外部設(shè)備與通道進(jìn)行數(shù)據(jù)傳送的公共通路 。 總線結(jié)構(gòu)對(duì)計(jì)算機(jī)性能的影響 1. 最大存儲(chǔ)容量 單總線 3. 吞吐量 利用雙端口存儲(chǔ)器，三總線 2. 指令系統(tǒng) 雙總線 總線的內(nèi)部結(jié)構(gòu) 1）早期的 缺點(diǎn) ： 1） CPU是總線的唯一主控者； 2）總線結(jié)構(gòu)與 CPU緊密相關(guān)，通用性差。 總線的內(nèi)部結(jié)構(gòu) 2）當(dāng)代的 數(shù)據(jù)傳送總線 ： 由 地址線 、 數(shù)據(jù)線 、 控制線 組成；為減少布線，數(shù)據(jù)線和地址線常采用多路復(fù)用方式。 仲裁總線 ： 總線 請(qǐng)求線 和總線 授權(quán)線 。 中斷和同步總線 ： 用于處理帶優(yōu)先級(jí)的中斷操作，包括 中斷請(qǐng)求線 和 中斷認(rèn)可線 。 公用線 ： 包括 時(shí)鐘信號(hào)線 、 電源線 、 地線 、 系統(tǒng)復(fù)位線 以及加電或斷電的 時(shí)序信號(hào)線 等 。 當(dāng)代總線劃分 ： 總線的內(nèi)部結(jié)構(gòu) 2）當(dāng)代的 分層次多總線結(jié)構(gòu) 優(yōu)點(diǎn) ： 不僅解決總線負(fù)載過(guò)重，而且使總線設(shè)計(jì)簡(jiǎn)單，并能充分發(fā)揮每類總線的效能 。 Pentium的總線 ： 三層次的多總線結(jié)構(gòu) 。 1） CPU總線 即 CPU存儲(chǔ)器總線 ， 64位數(shù)據(jù)線 +32位地址線的同步總線，總線時(shí)鐘頻率 (60MHz)，總線上還有一個(gè) L2級(jí) cache，由主存控制器和 cache控制器芯片來(lái)管理 CPU對(duì)主存和 cache的存取，主控是 CPU，在必要時(shí)可以放棄總線控制權(quán)， 是 CPU引腳信號(hào)的延伸 。 總線結(jié)構(gòu)實(shí)例 2） PCI總線 用于連接高速的 I/O設(shè)備模塊 ，通過(guò)“橋”芯片，上面與更高速的 CPU總線相連，下面與低速的 ISA總線相接。 32位或 64位同步總線，地址 /數(shù)據(jù)分時(shí)復(fù)用，時(shí)鐘頻率 ，帶寬為 132MB/s，采用集中式仲裁，有專用的 PCI總線仲裁器，主板上一般有 3個(gè) PCI總線擴(kuò)充槽 。 總線結(jié)構(gòu)實(shí)例 使用該總線與低速的 I/O設(shè)備連接 。 一般有擴(kuò)充槽 34個(gè)，以便支持各種 16位 /8位適配器卡。 ISA總線控制邏輯還通過(guò)主板上片級(jí)總線與實(shí)時(shí)鐘 /日歷、 ROM、鍵盤(pán)和鼠標(biāo)控制器等芯片相連。 CPU總線、 PCI總線、 ISA總線通過(guò)“ 橋 ”芯片連成整體，橋芯片起到 信號(hào)速度緩沖 、 電平轉(zhuǎn)換 和 控制協(xié)議的轉(zhuǎn)換作用 ，通過(guò)
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1