基于vhdl的八路搶答器設(shè)計(jì)--eda課程設(shè)計(jì)-文庫吧
2025-01-03 14:44 本頁面
【正文】 碼，同時(shí)內(nèi)部的定時(shí)器開始工作，記錄有關(guān)時(shí)間并產(chǎn)生超時(shí)信號。在整個(gè)搶答器工作過程中，顯示電路、語音電路等還要根據(jù)現(xiàn)場的實(shí)際情況向外電路輸出相應(yīng)信號。搶答器的工作流程分為、系統(tǒng)復(fù)位、正常流程、犯規(guī)流程等幾部分，如圖22所示。第四章 搶答器的電路設(shè)計(jì)第一節(jié) 搶答器的總體結(jié)構(gòu)如圖41所示為總體方框圖。接通電源后，后臺(tái)工作人員將檢測開關(guān)S置“檢測”狀態(tài)，數(shù)碼管在正常清除下，顯示“”；當(dāng)后臺(tái)工作人員將檢測開關(guān)S置“搶答”狀態(tài)，主持按系統(tǒng)清除按鍵，搶答器處于禁止?fàn)顟B(tài)，編號顯示器滅燈；主持人松開，宣布“開始”，搶答器工作。選手按動(dòng)搶答按鍵，搶答器完成：優(yōu)先判斷、編號鎖存、編號顯示。當(dāng)一輪搶答之后，優(yōu)先搶答選手的編號一直保持到主持人將系統(tǒng)清除為止。如果再次搶答必須由主持人再次按動(dòng)系統(tǒng)清除按鍵。圖41第二節(jié) 優(yōu)先判斷與編號鎖存電路優(yōu)先判斷與編號鎖存電路如圖42所示。電路選用優(yōu)先編碼器 74LS148 和鎖存器 74LS279 來完成。該電路主要完成兩個(gè)功能：一是分辨出選手按鍵的先后，并鎖存優(yōu)先搶答者的編號；二是禁止其他選手按鍵，其按鍵操作無效。工作過程：系統(tǒng)清除按鍵按動(dòng)時(shí)，74LS279的四個(gè)RS觸發(fā)器的置0端均為0，使四個(gè)觸發(fā)器均被置0。1Q為0，使74LS148的使能端 =0，74LS148處于允許編碼狀態(tài)，同時(shí)1Q為0，使74LS48的滅燈輸入端 =0，數(shù)碼管無顯示。這時(shí)搶答器處于準(zhǔn)備搶答狀態(tài)。當(dāng)系統(tǒng)清除按鍵松開時(shí)，搶答器處于等待狀態(tài)。當(dāng)有選手將按鍵開關(guān)按下時(shí)，搶答器將接受并顯示搶答結(jié)果，假設(shè)按下的是S4，則74LS148的編碼輸出為011，此代碼送入74LS279鎖存后，使4Q3Q2Q=100，亦即74LS148的輸入為0100；又74LS148的優(yōu)先編碼標(biāo)志輸出 為0，使1Q=1，即 =1，74LS48處于譯碼狀態(tài)，譯碼的結(jié)果顯示為“4”。同時(shí)1Q=1，使74LS148的 =1，74LS148處于禁止?fàn)顟B(tài)，從而封鎖了其他按鍵的輸入。此外，當(dāng)優(yōu)先搶答者的按鍵松開再按下時(shí)，由于仍為1Q=1，使 =1，74LS148仍處于禁止?fàn)顟B(tài)，確保不會(huì)接受二次按鍵時(shí)的輸入信號，保證了搶答者的優(yōu)先性。（74LS148為8線－3線優(yōu)先編碼器，表1為其真值表，圖3為邏輯圖；74LS279為四個(gè)/R－/S 鎖存器，表2為其真值表，圖4為邏輯圖。） 圖42InputsOutputsHＨＱ０ＬＨHＨＬLＬＬN(yùn)ot sure第五章 搶答器的單元電路設(shè)計(jì)簡易邏輯數(shù)字搶答器由主體電路與擴(kuò)展電路組成。優(yōu)先編碼電路、鎖存器、譯碼電路將參賽隊(duì)的輸入信號在顯示器上輸出；用控制電路和主持人開關(guān)啟動(dòng)報(bào)警電路，以上兩部分組成主體電路。通過定時(shí)電路和譯碼電路將秒脈沖產(chǎn)生的信號在顯示器上輸出實(shí)現(xiàn)計(jì)時(shí)功能，構(gòu)成擴(kuò)展電路?，F(xiàn)簡單介紹搶答器設(shè)計(jì)中的搶答電路、定時(shí)電路、報(bào)警電路、時(shí)序控制電路、顯示及譯碼電路。第一節(jié) 搶答器設(shè)計(jì)中的搶答電路參考電路如圖51所示。該電路完成兩個(gè)功能：一是分辨出選手按鍵的先后，并鎖存優(yōu)先搶答者的編號，同時(shí)譯碼顯示電路顯示編號；二是禁止其他選手按鍵操作無效。工作過程：開關(guān)S置于“清除”端時(shí)，RS觸發(fā)器的端均為０，4個(gè)觸發(fā)器輸出置０，使74LS148的＝０，使之處于工作狀態(tài)。當(dāng)開關(guān)S置于“開始”時(shí)，搶答器處經(jīng)RS鎖存后，1Q=1，=1，74LS48處于工作狀態(tài)，4Q3Q2Q=101，經(jīng)譯碼顯示為“5”。此外，1Q＝１，使74LS148＝１，處于禁止?fàn)顟B(tài)，封鎖其他按鍵的輸入。當(dāng)按鍵松開即按下時(shí)，74LS148的此時(shí)由于仍為1Q＝１，使＝１，所以74LS148仍處于禁止?fàn)顟B(tài)，確保不會(huì)出二次按鍵時(shí)輸入信號，保證了搶答者的優(yōu)先性。如有再次搶答需由主持人將Ｓ開關(guān)重新置于“清除”然后再進(jìn)行下一輪搶答。（LS148為８線－３線優(yōu)先編碼器。）圖51第二節(jié) 搶答器設(shè)計(jì)中的定時(shí)電路由節(jié)目主持人根據(jù)搶答題的難易程度，設(shè)定一次搶答的時(shí)間，通過預(yù)置時(shí)間電路對計(jì)數(shù)器進(jìn)行預(yù)置，計(jì)數(shù)器的時(shí)鐘脈沖由秒脈沖電路提供?？深A(yù)置時(shí)間的電路選用十進(jìn)制同步加減計(jì)數(shù)器74LS192進(jìn)行設(shè)計(jì)，具體電路如圖52所示。本設(shè)計(jì)是以555構(gòu)成震蕩電路，由74LS192來充當(dāng)計(jì)數(shù)器，構(gòu)成搶答器的倒計(jì)時(shí)電路。該電路簡單，無需用到晶振，芯片都是市場上容易購得的。設(shè)計(jì)功能完善，能實(shí)現(xiàn)直接清零、啟動(dòng)。圖52第三節(jié) 搶答器設(shè)計(jì)中的報(bào)警電路由555定時(shí)器和三極管構(gòu)成的報(bào)警電路如圖53所示。其中555構(gòu)成多諧
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號-1