《fpgacpld結(jié)構(gòu)原理》ppt課件-文庫吧
2024-12-30 06:55 本頁面
【正文】 陣列可編程，或陣列固定。 PLA特點(diǎn)：與或陣列都是可編程的。 PROM特點(diǎn)：與陣列固定，或陣列可編程。 PLD結(jié)構(gòu) 簡(jiǎn)單 PLD結(jié)構(gòu)原理 PAL結(jié)構(gòu)原理 GAL結(jié)構(gòu)原理 簡(jiǎn)單 PLD結(jié)構(gòu)原理 GAL結(jié)構(gòu)原理 （ 1）寄存器模式 簡(jiǎn)單 PLD結(jié)構(gòu)原理 （ 2）復(fù)合模式 組合輸出雙向口結(jié)構(gòu) 簡(jiǎn)單 PLD結(jié)構(gòu)原理 （ 2）復(fù)合模式 組合輸出結(jié)構(gòu) 簡(jiǎn)單 PLD結(jié)構(gòu)原理 （ 3）簡(jiǎn)單模式 反饋輸入結(jié)構(gòu) 簡(jiǎn)單 PLD結(jié)構(gòu)原理 （ 3）簡(jiǎn)單模式 輸出反饋結(jié)構(gòu) 簡(jiǎn)單 PLD結(jié)構(gòu)原理 （ 3）簡(jiǎn)單模式 輸出結(jié)構(gòu) CPLD的結(jié)構(gòu)及其工作原理 CPLD的結(jié)構(gòu)及其工作原理 1. 邏輯陣列塊 LAB 多個(gè) LAB（邏輯陣列塊）通過 PIA（可編程連線陣）和全局 總線連接在一起。 CPLD的結(jié)構(gòu)及其工作原理 2. 宏單元 每個(gè)可編程三種時(shí)鐘輸入模式 （ 1）全局時(shí)鐘信號(hào)。 （ 2）全局時(shí)鐘信號(hào)由高電平有效的時(shí)鐘信號(hào)使能。 （ 3）用乘積項(xiàng)實(shí)現(xiàn)一個(gè)陣列時(shí)鐘。 CPLD的結(jié)構(gòu)及其工作原理 3. 擴(kuò)展乘積項(xiàng) CPLD的結(jié)構(gòu)及其工作原理
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1