【正文】 ?8088的工作時(shí)序。 28 概述 808 8086基本類似 16位 CPU、 AB寬度 20位 差別： 指令預(yù)取隊(duì)列： 8088為 4字節(jié)， 8086為 6字節(jié) 數(shù)據(jù)總線引腳： 8088有 8根， 8086有 16根 8088為準(zhǔn) 16位 CPU，內(nèi)部 DB為 16位，但外部?jī)H為8位， 16位數(shù)據(jù)要分兩次傳送 本課程主要介紹 8088 29 8088 CPU的特點(diǎn) ? 8088指令流水線 ? 內(nèi)存分段管理 ? 支持多處理器模式 30 指令的一般執(zhí)行過(guò)程： 取指令 指令譯碼 讀取操作數(shù) 執(zhí)行指令 存放結(jié)果 指令預(yù)取隊(duì)列 (IPQ) 31 串行工作方式： ?8088以前的 CPU采用串行工作方式： 1） CPU執(zhí)行指令時(shí)總線處于空閑狀態(tài) 2） CPU訪問(wèn)存儲(chǔ)器 (存取數(shù)據(jù)或指令 )時(shí)要等待總線操作的完成 取指令 1 執(zhí)行 1 取操 作數(shù) 2 執(zhí)行 2 CPU BUS 忙碌 忙碌 忙碌 忙碌 存結(jié)果 1 取指令 2 32 并行工作方式： 取指令 2 取操作數(shù) BIU 存結(jié)果 取指令 3 取操作數(shù) 取指令 4 執(zhí)行 1 執(zhí)行 2 執(zhí)行 3 EU BUS 忙碌 忙碌 忙碌 忙碌 忙碌 忙碌 33 8088的指令流水線 ? 8088 CPU包括兩大部分： EU和 BIU ?EU不斷地從指令隊(duì)列中取出指令并執(zhí)行。指令隊(duì)列出現(xiàn)空字節(jié)時(shí)， BIU就自動(dòng)執(zhí)行一次取指令周期，從內(nèi)存中取出后續(xù)的指令代碼放入隊(duì)列中；當(dāng)遇到跳轉(zhuǎn)指令時(shí)， BIU就使指令隊(duì)列復(fù)位，從新地址取出指令，并立即傳給 EU去執(zhí)行。 34 結(jié)論 指令隊(duì)列的存在使 EU和 BIU兩個(gè)部分可同時(shí)進(jìn)行工作，從而 ?提高了 CPU的效率； ?降低了對(duì)存儲(chǔ)器存取速度的要求 新型 CPU將一條指令劃分成更多的階段，以便可以同時(shí)執(zhí)行更多的指令，例如，PIII為 14個(gè)階段， P4為 20個(gè)階段 (超級(jí)流水線 ) 35 8088CPU的兩種工作模式 ? 8088可工作于兩種模式： 最小模式： ? 總線由芯片本身的引腳直接引出。僅需 4片外圍芯片便可構(gòu)成一個(gè)小型應(yīng)用系統(tǒng)，為單處理機(jī)模式。 最大模式 ： ? 系統(tǒng)總線由 8088和總線控制器 8288共同構(gòu)成。這種模式下構(gòu)成的微型機(jī)除 8088 CPU以外，還可以接一個(gè)協(xié)處理器 8087，構(gòu)成多微處理器系統(tǒng)； 36 8088 CPU的引線及功能 引腳定義的方法可大致分為： ： ? 每個(gè)引腳只傳送一種信息（ RD等）； ? 引腳電平的高低代表不同的信號(hào)（ IO/M等）； ? CPU工作于不同方式有不同的名稱和定義（ WR/LOCK 等）； ? 分時(shí)復(fù)用引腳（ AD7 ～ AD0 等） ； 為了減少芯片的引腳，8088的許多引腳具有雙重定義和功能， 可以 分時(shí)復(fù)用；即在不同時(shí)刻，這些引線上的信號(hào)是不同的。 ? 引腳的輸入和輸出分別傳送不同的信息。 37 8088的外部引腳及其功能 ? 40條引腳， 雙列直插式封裝 =1，最小模式 =0，最大模式 地址、段寄存器狀態(tài)復(fù)用；S6=0， S5=IF， S4S3=00， ES S4S3=01， SS S4S3=10， CS S4S3=11， DS =1，訪問(wèn)輸入輸出端口； =0，訪問(wèn)存儲(chǔ)器 數(shù)據(jù)允許信號(hào)，數(shù)據(jù)總線上有有效數(shù)據(jù)； 數(shù)據(jù)傳送方向控制信號(hào)， =1， CPU發(fā)送數(shù)據(jù)； =0， CPU接收數(shù)據(jù)； 輸入信號(hào)，由內(nèi)存或 I/O設(shè)備發(fā)出。 ALE=1，地址信號(hào)； DEN=0，數(shù)據(jù)信號(hào)； Vcc A15 A16/S3 A17/S4 A18/S5 A19/S6 SS0 HIGH MN/MX RD HOLD 無(wú)功能 HLDA RQ/GT0 WR RQ/GT1 IO/M LOCK DT/R S2 DEN S1 ALE S0 INTA QS0 TEST QS1 READY RESET 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND 地址鎖存允許信號(hào)， ALE=1， 可屏蔽中斷請(qǐng)求輸入信號(hào)； 系統(tǒng)狀態(tài)信號(hào)輸出； 38 IO/M DT/R SS0 操作 1 0 0 發(fā)中斷響應(yīng)信號(hào) 1 0 1 讀 I/O端口 1 1 0 寫 I/O端口 1 1 1 暫停 0 0 0 取指令 0 0 1 讀內(nèi)存 0 1 0 寫內(nèi)存 0 1 1 無(wú)作用 SS0與 IO/M、 DT/R共同決定了最小模式下當(dāng)前總線周期的狀態(tài)。 39 表 23 復(fù)位后的內(nèi)部寄存器狀態(tài) 內(nèi)部寄存器 內(nèi)容 內(nèi)部寄存器 內(nèi)容 CS FFFFH IP 0000H DS 0000H FLAGS 0000H SS 0000H 其余寄存器 0000H ES 0000H 指令隊(duì)列 空 40 主要引線（最小模式下） ? 8088是工作在最小還是最大模式由 MN/MX端狀態(tài)決定： MN/MX=0時(shí)工作于最大模式，反之工作于最小模式。 數(shù)據(jù)信號(hào)線 (DB)與地址信號(hào)線 (AB)： ? AD7～ AD0：三態(tài)，地址 /數(shù)據(jù)復(fù)用線。 ALE有效時(shí)輸出地址的低 8位。傳送數(shù)據(jù)信號(hào)時(shí)為雙向。 ? A19～ A16：三態(tài)，輸出。高 4位地址信號(hào)，與狀態(tài)信號(hào) S6S3分時(shí)復(fù)用。 ? A15～ A8 ： 三態(tài)，輸出。 輸出 8位地址信號(hào) 。 41 主要的控制和狀態(tài)信號(hào) ? WR： 三態(tài)，輸出。寫命令信號(hào)； ? RD： 三態(tài)，輸出。讀命令信號(hào)； ? IO/M：三態(tài)，輸出。指出當(dāng)前訪問(wèn)的是存儲(chǔ)器還是 I/O接 口。高： I/O接口，低：內(nèi)存 ? DEN：三態(tài)，輸出。低電平時(shí)，表示 DB上的數(shù)據(jù)有效； ? RESET：輸入，為高時(shí)， CPU執(zhí)行復(fù)位； ? ALE： 三態(tài)，輸出。高： AB地址有效； ? DT/ R：三態(tài)，輸出。數(shù)據(jù)傳送方向，高： CPU輸出， 低： CPU輸入 42 [例 ]： ? 當(dāng) WR=1， RD=0， IO/M=0時(shí)，表示CPU當(dāng)前正在進(jìn)行讀存儲(chǔ)器操作。 43 READY信號(hào) (輸入 )： 用于協(xié)調(diào) CPU與存儲(chǔ)器、 I/O接口之間的速度差異 READY信號(hào)由存儲(chǔ)器或 I/O接口發(fā)出。 READY=0時(shí)， CPU就在 T3后插入 TW周期，插入的TW個(gè)數(shù)取決于 READY何時(shí)變?yōu)楦唠娖健? 44 中斷請(qǐng)求和響應(yīng)信號(hào) ? INTR：輸入，可屏蔽中斷請(qǐng)求輸入端。 高：有 INTR中斷請(qǐng)求 ? NMI：輸入，非屏蔽中斷請(qǐng)求輸入端。 低 ?高，有 NMI中斷請(qǐng)求 ? INTA：輸出，對(duì) INTR信號(hào)的響應(yīng)。 45 總線保持信號(hào) ? HOLD：總線保持請(qǐng)求信號(hào)輸入端。當(dāng) CPU 以外的其他設(shè)備要求占用總線時(shí)， 通過(guò)該引腳向 CPU發(fā)出請(qǐng)求。 ? HLDA：輸出，對(duì) HOLD信號(hào)的響應(yīng)。為高 電平時(shí)，表示 CPU已放棄總線控制 權(quán)，所有三態(tài)信號(hào)線均變?yōu)楦咦锠? 態(tài)。 46 8088CPU的功能結(jié)構(gòu) ?8088內(nèi)部由兩部分組成： 執(zhí)行單元（ EU） execution unit 總線接口單元（ BIU） bus interface unit 47 AH AL BL CL DL DH CH BH CX DX BX AX SP BP DI CS DS SS ES IP 通用寄存器組 暫存寄存器 ALU FLAGS EU 控制部件 ALU數(shù)據(jù)總線 16位 8位 Q總線 指令隊(duì)列 1 2 3 4 內(nèi)部通信寄存器 地址加法器 20位 數(shù)據(jù)總線 16位 段寄存器 總線控制邏輯 SI 執(zhí)行單元 EU 總線接口單元 BIU 圖 216 8088處理器內(nèi)部結(jié)構(gòu)框圖 8088總線 地址總線 ALU、 、 、 ；