【正文】 指令地址 鎖存地址 ② 讀寫命令 ⑤ ⑧ 指令譯碼 鎖存 輸出 地址寄存器 AR 27 167。 34 結(jié)論 指令隊(duì)列的存在使 EU和 BIU兩個(gè)部分可同時(shí)進(jìn)行工作，從而 ?提高了 CPU的效率； ?降低了對(duì)存儲(chǔ)器存取速度的要求 新型 CPU將一條指令劃分成更多的階段，以便可以同時(shí)執(zhí)行更多的指令，例如，PIII為 14個(gè)階段， P4為 20個(gè)階段 (超級(jí)流水線 ) 35 8088CPU的兩種工作模式 ? 8088可工作于兩種模式： 最小模式： ? 總線由芯片本身的引腳直接引出。 ? 引腳的輸入和輸出分別傳送不同的信息。 數(shù)據(jù)信號(hào)線 (DB)與地址信號(hào)線 (AB)： ? AD7～ AD0：三態(tài)，地址 /數(shù)據(jù)復(fù)用線。高 4位地址信號(hào)，與狀態(tài)信號(hào) S6S3分時(shí)復(fù)用。寫命令信號(hào)； ? RD： 三態(tài)，輸出。低電平時(shí)，表示 DB上的數(shù)據(jù)有效； ? RESET：輸入，為高時(shí)， CPU執(zhí)行復(fù)位； ? ALE： 三態(tài)，輸出。 READY=0時(shí)， CPU就在 T3后插入 TW周期，插入的TW個(gè)數(shù)取決于 READY何時(shí)變?yōu)楦唠娖健? 45 總線保持信號(hào) ? HOLD：總線保持請(qǐng)求信號(hào)輸入端。 46 8088CPU的功能結(jié)構(gòu) ?8088內(nèi)部由兩部分組成： 執(zhí)行單元（ EU） execution unit 總線接口單元（ BIU） bus interface unit 47 AH AL BL CL DL DH CH BH CX DX BX AX SP BP DI CS DS SS ES IP 通用寄存器組 暫存寄存器 ALU FLAGS EU 控制部件 ALU數(shù)據(jù)總線 16位 8位 Q總線 指令隊(duì)列 1 2 3 4 內(nèi)部通信寄存器 地址加法器 20位 數(shù)據(jù)總線 16位 段寄存器 總線控制邏輯 SI 執(zhí)行單元 EU 總線接口單元 BIU 圖 216 8088處理器內(nèi)部結(jié)構(gòu)框圖 8088總線 地址總線 ALU、 、 、 ； 寄存器 48 存儲(chǔ)器尋址 ?物理地址 ?CPU送到 AB上的 20位的地址稱為 物理地址 ?8088： 20根地址線，可尋址 220(1MB)個(gè)存儲(chǔ)單元 49 物理地址 物理地址 . . 60000H 60001H 60002H 60003H 60004H . . . 12H F0H 1BH 08H 存儲(chǔ)器的操作完全基于物理地址。段基址存在段寄存器 CS、 DS、 SS、 ES中 。 存儲(chǔ)器如何分段？ 51 邏輯地址 ? 段基地址 和 段內(nèi)偏移量 組成了邏輯地址 段基址 偏移地址 (偏移量 ) 格式為：段基址 :段內(nèi)偏移量 如： 2022:0370H 物理地址 =段基址 16+偏移地址 60002H 00H 12H 60000H 0 0 0 0 段基地址（ 16位） 段首地址 ? ? ? 52 CS DS SS ES IP 內(nèi)部通信寄存器 地址加法器 20位 數(shù)據(jù)總線 16位 段寄存器 地址總線 總線控制邏輯 X X X X 0 16位段基址 偏移地址 地址加法器 20位物理地址 X X X X 53 ? BIU中的地址加法器用來實(shí)現(xiàn)邏輯地址到物理地址的變換 ? 8088 可同時(shí)訪問 4個(gè)段， 4個(gè)段寄存器指示了每個(gè)段的基地址 段基址 段內(nèi)偏移 物理地址 + 16位 20位 0000 54 8位 00000H 04000H 13FFFH 28000H 37FFFH A0000H ACD00H AFFFFH BCCFFH FFFFFH 當(dāng)前代碼段 64K 當(dāng)前數(shù)據(jù)段 64K 當(dāng)前堆棧段 64K 但前附加段 64K CS=0400H IP: DS=2800H SS=A000H SP: BP: ES=ACD0H 段可以重疊 55 [例 ]： ? 已知 CS=1055H， DS=250AH， ES=2EF0H， SS=8FF0H， DS段有一操作數(shù)，其偏移地址 =0204H， 1)畫出各段在內(nèi)存中的分布 2)指出各段末地址 3)該操作數(shù)的物理地址 =？ 10550H 250A0H 2EF00H 8FF00H CS SS DS ES 解： 各段分布及段首址見右圖所示。 57 8088的內(nèi)部寄存器 ?含 14個(gè) 16位寄存器，按功能可分為三類 8個(gè)通用寄存器 4個(gè)段寄存器 2個(gè)控制寄存器 58 通用寄存器 數(shù)據(jù)寄存器（ AX， BX， CX， DX） 地址指針寄存器（ SP， BP） 變址寄存器（ SI， DI） 59 數(shù)據(jù)寄存器 ? 8088含 4個(gè) 16位數(shù)據(jù)寄存器，它們又可分為 8個(gè) 8位寄存器，即： ?AX AH， AL ?BX BH， BL ?CX CH， CL ?DX DH， DL 常用來存放參與運(yùn)算的操作數(shù)或運(yùn)算結(jié)果 60 數(shù)據(jù)寄存器特有的習(xí)慣用法 ? AX：累加器。用于在循環(huán)或串操作指令中存 放循環(huán)次數(shù)或重復(fù)次數(shù)； ? DX：數(shù)據(jù)寄存器。 63 變址寄存器 ? SI：源變址寄存器 ? DI：目標(biāo)變址寄存器 ?變址寄存器常用于指令的間接尋址或變址尋址。 ? 時(shí)鐘周期 ：每個(gè)時(shí)鐘脈沖的持續(xù)時(shí)間成為一個(gè)時(shí)鐘周期，用 Ti表示，由時(shí)鐘發(fā)生器產(chǎn)生，是 CPU工作的基本時(shí)間單位。 8088的總線周期由 4個(gè)時(shí)鐘周期組成，稱為 T TT T4狀態(tài)； 指令周期 P：由若干個(gè)總線周期組成。是計(jì)算機(jī)系統(tǒng)各部件之間傳輸?shù)刂?、?shù)據(jù)和控制信息的公共通道。當(dāng)插件板插到槽中后，左面是 B面，引腳排列順序是 B1— B31，右面是 A面，引腳排列順序是 A1— A31， A面是元件面。地址線和數(shù)據(jù)線都是高電平有效。 參考 83 總線的帶寬 ：每秒鐘傳送多少字節(jié)，單位是字節(jié) /秒（ B/s），或 MB/s 總線的寬度 ：總線同時(shí)傳送的數(shù)據(jù)位數(shù)，如 16位、 32位、 64位； 總線的工作頻率 ：就是總線的時(shí)鐘頻率 MHz； 總線的帶寬 BW=總線的寬度 /8 ? 總線的工作頻率 /每個(gè)總線周期的時(shí)鐘數(shù)； 總線的性能指標(biāo) 84 ?PCXT總線： 81年推出的基于 8位機(jī) PC/XT的總線，稱為 PC總線； ?ISA（ Industry Standard Architecture)工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu)總線， 98根，總線的寬度 16位，工作頻率8MHz，最大數(shù)據(jù)傳輸率是 16MB/s； 它是由 IBM公司在 1984年為 PC/AT（ 286）微型計(jì)算機(jī)定制的，也叫AT總線， ISA插槽為黑色 。 198根，總線寬度 32位，是為 32位的 386機(jī)設(shè)計(jì)的。 MCA(micro channel architecture)微通道總線結(jié)構(gòu)，IBM公司專為 PS/2系統(tǒng)開發(fā)。它在 CPU和外圍設(shè)備之間提供了一條獨(dú)立的數(shù)據(jù)通道，因而叫局部總線。 ? 它支持總線主控方式 ,允許多處理機(jī)系統(tǒng)中的任何一個(gè)微處理機(jī)成為總線主控設(shè)備，對(duì)總線操作進(jìn)行控制。余下的那 192個(gè)字節(jié)信息則視不同卡而定。 105 作業(yè)： p91(p92) 第 2版 ? ? (1) ? ~ 第 3版 ? ? (1) ? ~ 106 8284 時(shí)鐘 發(fā)生器 8086 / 8088 CPU 8087 協(xié) 處理器 地址鎖存器 數(shù)據(jù)收發(fā)器 8288 總線 控制器 62 線 總 線 插 槽 36 線 8259A 中斷 控制器 8237A DMA 控制器 8253 計(jì)數(shù) / 定時(shí)器 8255 并行 接口 開 關(guān) I/O口 譯碼器 地址 譯碼器 64K9 RAM 48K8 ROM 揚(yáng)聲器 接口 鍵盤 接口 鍵盤 177。 ?ROM，主板上裝 48K ROM或 EPROM，包含 BASIC解釋程序，磁帶操作系統(tǒng)，磁盤引導(dǎo)程序，電源自檢程序， I/O驅(qū)動(dòng)程序， 128個(gè)字符點(diǎn)陣